

Proiectarea cu dispozitive programabile

Introducere

Clasificarea circuitelor integrate

Dispozitivele numerice se realizează în baza circuitelor integrate (CI).

După numărul de tranzistoare pe capsulă CI se clasifică în: SSI, MSI, LSI, VLSI și ULSI.

Denumire	Notăție	Anul apariției	Tehnologie	Dimensiune tranzistor	Număr de tranzistoare	Exemple
Small Scale Integration	SSI	1960	bipolară	10 μm	≤ 50	porți logice
Medium Scale Integration	MSI	1965	bipolară MOS	8 μm	≤ 500	MUX, DMUX, registre
Large Scale Integration	LSI	1970	bipolară MOS	5 μm	≤ 10000	memorii, μP Z80
Very Large Scale Integration	VLSI	1980	bipolară MOS	1,5 - 3 μm	≤ 1000000	memorii, $\mu\text{control}$, μP 486
Ultra Large Scale Integration	ULSI	1990	bipolară MOS	0,13 - 1 μm	> 1000000	calculator, transputer Pentium II, III, 4

După gradul de specificare al circuitelor folosite într-o aplicație, CI se clasifică în:

1. Circuite standard sau de uz general (de la SSI până la ULSI),
2. Circuite semidedicate (circuite logice programabile – PLD Programmable Logic Devices
3. Circuite dedicate –ASIC Application Specific Integration Circuit

Proiectarea cu circuite standard permite utilizarea eficientă a ariei de siliciu, dar are și un șir de dezavantaje:

- consum mare de energie;
- disipare mare de căldură;
- număr foarte mare de interconexiuni;
- viteza de lucru relativ scăzută, datorită conexiunilor externe și a punctelor de sudură;
- fiabilitatea scade proporțional cu creșterea complexității;
- testarea și depanarea dificilă.

Proiectarea cu circuite dedicate ASIC se face pentru un număr foarte mic de aplicații, sau chiar pentru una singură.

Pentru o aplicație dată, ASIC-urile obțin performanțe foarte bune, ocupă un spațiu mult mai mic și consumă puțină energie. În cazul unor producții de serie mari, prețul de cost unitar devine foarte bun.

Dezavantajele:

- Durata mare a ciclului de dezvoltare a circuitului.
- Prețul ridicat al proiectării circuitului integrat (30 000\$ - 2 500 000\$)
- Sunt excluse optimizări post-design.
- Sunt puțin flexibile.

Circuitele programabile PLD au o structură foarte generală, configurabilă de utilizator. Termenul programare presupune configurarea circuitului la nivel fizic.

Avantajele proiectării cu PLD:

- Permit implementarea circuitelor specializate direct în hardware.
- Risc scăzut în faza de proiectare.
- Cost inițial redus.
- Timp de proiectare redus.
- Permit optimizări post-design.

Clasificarea PLD

Termenul de circuit logic programabil sau **PLD (Programmable Logic Devices)** este un termen general care se referă la orice tip de circuit integrat care poate fi configurat la nivel fizic (programat) de către utilizator pentru implementarea unui proiect. Majoritatea acestor dispozitive folosesc tehnologii ce permit reprogramarea funcțiilor, ceea ce înseamnă că erorile de proiectare pot fi corectate fără a înlocui dispozitivul sau a modifica fizic conexiunile.

Unul dintre cele mai folosite circuite logice programabile a fost memoria de tip ROM programabilă o singură dată (**PROM**).

Plecând de la această arhitectură s-au dezvoltat **ariile logice programabile** de tip **PLA (Programmable Logic Array)** dedicate implementării funcțiilor logice. În circuitele PLA atât aria de porți ȘI cât și cea de porți SAU sunt programabile. Logica programată a devenit mai populară la mijlocul anilor '70 odată cu apariția ariilor logice programabile de tip **PAL-uri (Programmable Array Logic)**. Acest tip de arhitectură combină o arie programabilă de porți ȘI cu o arie de porți SAU fixă. Aceste circuite constituie varianta MSI (Medium Scale Integration) a producției PLD.

Capacitatea în continuă creștere a circuitelor integrate a oferit producătorilor ocazia de a realiza PLD tot mai mari (Variantele LSI și VLSI) . Astfel au apărut PLD complexe (CPLD). Un CPLD este un ansamblu format din mai multe circuite PAL și o structură de interconectare, toate realizate pe același chip.

Cam în aceeași perioadă de timp, alți producători de CI au abordat în mod diferit problema extinderii dimensiunilor chipurilor. Astfel au apărut circuitele **FPGA (Field Programmable Gate Array)**. Circuitele FPGA conțin un număr mare de blocuri logice amplasate în formă de matrice bidimensională și o structură de interconectare amplasată în jurul fiecărui bloc.

Astfel circuitele PLD pot fi clasificate în:

SPLD (Simple Programmable Logic Device) **PROM, PLA, PAL**
CPLD (Complex Programmable Logic Device)
FPGA (Field Programmable Gate Array)

Circuitele PLD permit reducerea etapelor de trecere din faza de proiect la cea de prototip și apoi în producție.

Proiectarea circuitelor PLD se efectuează prin intermediul mijloacelor CAD (Computer Aided Design), care permit proiectarea fie în mod schematic, fie cu limbaje de descriere hardware HDL (Hardware Description Language): VHDL, Verilog, ABEL (Advanced Boolean Expression Language), AHDL.

Circuite logice programabile simple (SPLD)

Memorii ROM

Memoria ROM este un circuit combinațional care stochează permanent (memorie nevolatilă) informația binară, iar această informație poate fi numai citită.

Memoria PROM (Programmable ROM) poate fi programată o singură dată.

Metode de programare: prin măști (la etapa de fabricare) sau fuzibile (de către utilizator).


Fuzibilul este o peliculă subțire de CrNi, care se vaporizează la trecerea unui curent suficient prin el. Programarea constă în selecția adresei și a liniei de date și aplicarea unui impuls de tensiune (10-30 V) pe un pin special de programare.

Tehnologia de fabricare: bipolară sau MOS.

Memoria EPROM (Erasable PROM) poate fi programată de mai multe ori, pentru că memoria poate fi „ștersă” prin expunere la raze ultraviolete. Matricea de memorie conține tranzistoare MOS cu poartă flotantă FAMOS (Floating Avalanche MOS).

Memoria EEPROM (Electrically EPROM) poate fi ștersă pe cale electrică.

Memoria FLASH este o memorie EEPROM de capacitate mare



Memorie PROM


O memorie ROM $k \times n$ conține:

k linii de intrare (adrese)

Decodificator (porți ȘI) $k \rightarrow 2^k$

n elemente SAU cu 2^k intrări fiecare

Decodificatorul este conectat la toate cele n porți SAU prin fuzibile. Astfel sunt $2^k \times n$ conexiuni programabile.




Programarea ROM se face conform sumei canonice. Nu este necesară minimizarea.

Exemplu. Combinația de intrare din tabelul de adevăr se aplică la intrările decodificatorului, Valorile funcțiilor constituie conținutul memoriei.

- 0 – fuzibilul se arde
- 1 – fuzibilul rămîne intact.


a1	a0	f2	f1	f0
0	0	0	1	0
0	1	1	0	0
1	0	0	1	1
1	1	1	1	0



Dezavantajul implementării funcțiilor logice cu memorii ROM este creșterea foarte mare a capacității memoriei odată cu creșterea numărului de intrări în circuit datorită rigidității posibilităților de adresare.

Circuite PLA

Circuitele PLA conțin 2 nivele de logică, o arie de porți ȘI și o arie de porți SAU, ambele programabile.



Circuit PLA

Dimensiunea unui dispozitiv PLA este dată de: numărul de intrări n , numărul de ieșiri m și numărul de termeni produs p . Numărul termenilor produs este mult mai mic decât numărul de mintermeni de n variabile (2^n).


Porțile ȘI au câte $2n$ intrări care pot fi conectate prin programare la oricare din cele n variabile de intrare, sub formă directă sau complementată.

Porțile SAU au câte p intrări care pot fi conectate prin programare la ieșirile oricărei porți ȘI.

Ieșirile porților SAU sunt conectate la câte o poartă XOR cu o intrare programabilă, la care se aplică 0 pentru a obține funcția în formă directă, și 1 – pentru a obține funcția complementată.

Circuitul permite implementarea unui număr de m funcții logice, fiecare de câte n variabile, cu condiția că numărul termenilor produs să nu-l depășească pe p .

Astfel circuitul conține $2n \times p + p \times m + 2m$ conexiuni programabile.





Pentru implementarea funcțiilor logice în PLA este necesară minimizarea lor și elaborarea tabelului de programare. Tabelul de programare specifică termenii produs și termenii sumă pentru funcțiile care urmează a fi implementate.

Exemplu. Fie dat tabelul de adevăr pentru funcțiile F_1 și F_2

A	B	C	F_1	F_2
0	0	0	1	1
0	0	1	1	0
0	1	0	1	0
0	1	1	0	0
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	0	1

Se efectuează minimizarea funcțiilor.



Analizând expresiile minimizate se aleg acelea care permit utilizarea termenilor comuni. Acestea sunt:

$$F_1' = AB + AC + BC \text{ or } F_1 = (AB + AC + BC)'$$

$$F_2 = AB + AC + A'B'C'$$


Astfel vom folosi doar 4 termeni produs :

$AB, AC, BC,$ and $A'B'C'$.

Tabelul de programare a PLA va arăta astfel:

Tabelul de programare						
	Termeni produs	Intrări			Ieșiri	
		A	B	C	(C) F ₁	(T) F ₂
AB	1	1	1	-	1	1
AC	2	1	-	1	1	1
BC	3	-	1	1	1	-
$\overline{A}\overline{B}\overline{C}$	4	0	0	0	-	1

Circuitul PLA programat:




Exemplu de dispozitiv PLA este Signetics 82S100, apărut la jumătatea anilor 70. Dispozitivul are 16 intrări, 48 porți ȘI și 8 ieșiri. Astfel el are $2 \times 16 \times 48 = 1536$ conexiuni fuzibile în matricea de porți ȘI și $8 \times 48 = 384$ în matricea de porți SAU.

Cu toate că circuitele PLA sunt foarte flexibile, ele nu și-au găsit o aplicare practică mare, fiindcă este necesară programarea pe două nivele – ȘI și SAU.


Circuite PAL

Circuitele PAL conțin 2 nivele de logică, o arie de porți ȘI programabilă și o arie de porți SAU fixă.



Circuit PAL

Circuitele PAL sunt mai ușor programabile dar nu sunt atât de flexibile, ca circuitele PLA.



Circuitul prezentat conține 3 intrări și 3 ieșiri. Fiecare intrare e conectată la o poartă buffer (tampon)/inversor. Fiecare ieșire este generată de o poartă SAU fixă. Fiecare secțiune conține 3 porți ȘI programabile cu 6 intrări. Ieșirea F1 poate fi programată ca intrare la porțile ȘI.

Numărul porților ȘI în fiecare secțiune este fix, dar dacă funcția conține mai mulți termeni produs, există posibilitatea de a utiliza mai multe secțiuni.

Pentru implementarea funcțiilor logice în PAL este necesară minimizarea lor și elaborarea tabelului de programare. Tabelul de programare specifică doar termenii produs pentru funcțiile care urmează a fi implementate.

Exemplu.

$$F_1 = \Sigma(1,3,4,5,7)$$

$$F_2 = \Sigma(1,3,4,6,7)$$

$$F_3 = \Sigma(1,2,3,4,5,7)$$

Se efectuează minimizarea funcțiilor:

		F1			
		x1 x2	00	01	11
x3	0				1
	1	1	1	1	1

		F2			
		x1 x2	00	01	11
x3	0			1	1
	1	1	1	1	

		F3			
		x1 x2	00	01	11
x3	0		1		1
	1	1	1	1	1

$$F_1 = x_1 \bar{x}_2 + x_3$$


$$F_2 = \bar{x}_1 x_3 + x_2 \bar{x}_3 + x_1 x_2$$

$$F_3 = x_1 \bar{x}_2 + x_3 + \bar{x}_1 x_2 = F_1 + \bar{x}_1 x_2$$

Tabelul de programare a PLA va arăta astfel:

Termeni produs	Intrari pentru porti SI				Iesiri
	x1	x2	x3	F1	
1	1	0	-	-	$F_1 = x_1 \bar{x}_2 + x_3$
2	-	-	1	-	
3	-	-	-	-	
4	0	-	1	-	$F_2 = \bar{x}_1 x_3 + x_2 \bar{x}_3 + x_1 x_2$
5	-	1	0	-	
6	1	1	-	-	
7	-	-	-	1	$F_3 = F_1 + \bar{x}_1 x_2$
8	0	1	-	-	
9	-	-	-	-	

Circuitul PAL programat:



În prezent una din cele mai utilizate structuri de PLD combinaționale este PAL16L8, compania AMD (Advanced Micro Devices). Dispozitivul are 16 intrări, 64 de porți ȘI, divizate în 8 secțiuni, 8 porți SAU pentru generarea celor 8 ieșiri. Fiecare poartă ȘI are 32 intrări pentru variabilele de intrare în formă directă și inversă.

Circuitele PAL secvențiale conțin bistabile de tip D (ex. PAL16R8) sau macrocelule (ex. GAL16V8 cu ștergere electrică – Generic Array Logic, firma

Lattice Semiconductor). O macrocelulă este formată din bistabile care pot funcționa în regimurile D și T și câteva multiplexoare pentru alegerea regimului (combi-național, secvențial, ieșire directă sau inversă).

Avantajele oferite de circuitele PLD sunt: consumul redus de putere, performanțe mai bune datorită lungimi mult reduse a interconexiunilor și o fiabilitate mai ridicată.

În prezent circuitele SPLD se utilizează ca componente de rețea care cer performanțe ridicate per ansamblu: hub-uri de rețea bridge-uri, routere, produse din zona telefoniei mobile, video game-urilor și a web browserelor.


Producători: AMD, Philips Semiconductors , Lattice Semiconductor.

Dispozitive logice programabile complexe (CPLD)


Un CPLD este un ansamblu de PLD separate, realizate pe același cip și însoțite de o structură de interconectare programabilă.

Circuitele CPLD sunt circuite VLSI ale căror părți componente sunt:

- PLD (PAL, GAL), care formează blocurile logice (funcționale);
- Bloc de interconectare programabil;
- Blocuri de intrare/ieșire



Structura blocului logic diferă la diverși fabricanți, dar în general include matricea termenilor produs (ȘI), distribuitorul de termeni produs (SAU) și macrocelule.



Matricea SAU (distribuitor de termeni produs) nu este complet fixă și permite de a utiliza aceiași termeni pentru diferite funcții.

Macrocelula reprezintă un bistabil care poate fi programat să lucreze în regim D sau T, multiplexoare pentru alegerea modului de lucru (combinațional sau secvențial), elemente XOR pentru a obține funcția în forma directă sau inversă.

Funcțiile logice simple pot fi implementate în cadrul unui singur bloc. Funcțiile mai complexe pot necesita mai multe blocuri, care vor fi interconectate prin matricea de rutare.

Circuitele din seria XC9500 de la Xilinx reprezintă o familie de CPLD cu arhitectură similară. Un bloc funcțional a acestor circuite conține până la 36 intrări și 18 ieșiri, 18 macrocelule cu câte un bistabil. Funcția logică poate conține până la 90 termeni produs.

Circuitele CPLD folosesc tehnologia EECMOS (Electrically Erasable Complementary metal-oxide-semiconductor) și UVEPROM. Programarea se face prin încărcarea unui cod binar (bitstream) în circuit prin cablul JTAG.

Avantajele CPLD

1. Preț de cost redus; Dimensiuni mici; Consum de energie redus; Fiabilitate înaltă a schemelor; Viteză de lucru mare; Ciclul de viață a proiectelor redus;
2. Sunt reprogramabile;
3. Nonvolatile (conținutul nu se pierde odată cu deconectarea de la sursă);
4. Securitate mare a informației (Biții de securitate nu pot fi resetați decât prin ștergerea circuitului ceea ce duce implicit la pierderea proiectului.)
5. Timpul de reținere a schemei este previzibil, deoarece matricea de interconexiune are o mărime fixă.

Producători de circuite CPLD

Firma **Xilinx**: familia de circuite XC9500, CoolRunner II.

Firma **Vantis** (firmă subsidiară a firmei **AMD**): familia de circuite **PAL**, **MACH** (Macro Array CMOS High).

Firma **Altera**, familia de circuite **MAX** (Multiple Array Matrix): **MAX 5000**, **MAX 7000**, **MAX 9000**. O altă familie de circuite logice programabile care îmbină caracteristicile circuitelor FPGA (număr mare de regiștri) cu cele ale

circuitelor EPLD (viteză mare și întârzieri previzibile) este familia **FLEX** (Flexible Logic Element Matrix) cu membrii **FLEX 6000**, **FLEX 8000** și **FLEX 10k**.

Cypress Semiconductor cu familiile de circuite CY7C34x, FLASH 370i;

Lattice Semiconductor cu familiile ispLSIxxxx și GAL (ex. GAL 16V8, GAL 20V10 etc.);

Structura macrocelulei Circuite FPGA


FPGA sunt circuite VLSI cu următoarele componente principale:

- Blocuri logice configurabile CLB (Configurable Logic Blocks), amplasate în formă de matrice bidimensională;
- matrice de comutatoare programabile, amplasate în jurul fiecărui CLB;
- blocuri de intrare/ieșire.

Toate componentele FPGA sunt programabile (reconfigurabile) de către utilizator.

Canalele și blocurile de comutare dintre blocuri conțin resurse de interconectare. Aceste resurse conțin de obicei segmente de interconectare de diferite lungimi. Interconexiunile conțin comutatoare programabile cu rolul de a conecta blocurile logice la segmentele de interconectare, sau un segment de interconectare la altul. În plus, există celule de I/E la periferia rețelei, care pot fi programate ca intrări sau ieșiri.

În circuitele FPGA întârzierea asociată unui semnal nu poate fi anticipată.



În prezent sunt utilizate trei tehnologii de programare a circuitelor FPGA:

- **Antifuzibile.** (Un antifuzibil este un dispozitiv cu două terminale care în mod normal se află în starea de înaltă impedanță, iar atunci când este expus la o

tensiune ridicată, trece în starea cu rezistență redusă (300-500 Ω .) **Avantaje:** nevolatile, consum mic de putere. **Dezavantaje:** pot fi programate o singură dată. Din categoria circuitelor FPGA cu antifuzibile fac parte circuitele firmelor Actel, Quicklogic, Cypress.

- **SRAM.** Programarea acestor circuite se realizează prin celule de memorie statică. Din această categorie de circuite FPGA fac parte cele ale firmelor Xilinx, Altera, AT&T. **Avantaje:** sunt reprogramabile, procesul de fabricare este standard. **Dezavantaje:** Sunt volatile, consum mai mare de putere, densitatea de integrare este mai mică, au o securitate redusă a informației, deoarece codul de configurare se păstrează pe o memorie ROM externă.

Totuși avantajele tehnologiei SRAM sunt mai importante decât neajunsurile și ele, de fapt, domină piața.

Din această categorie de circuite FPGA fac parte cele ale firmelor Xilinx, Altera, AT&T.

- **EPROM, EEPROM/FLASH** Tehnologia EEPROM/FLASH combină avantajele tehnologiilor precedente: Sunt nevolatile, reprogramabile, folosesc un proces de fabricație standard, consum redus de putere, securitatea sporită a informației.

Din această categorie de circuite FPGA fac parte cele ale firmelor, Altera, Actel, Lattice.

Blocuri logice configurabile


CLB furnizează resursele logice necesare implementării elementelor combinaționale și secvențiale, blocurilor de calcul aritmetic, blocurilor de memorie de capacitate redusă ale unui sistem digital.

Părțile componente ale unui CLB sunt generatoarele de funcții logice, bistabile, de obicei de tip D și multiplexoare pentru selectarea funcției dorite la ieșire.

Generatoarele de funcții logice pot fi de 2 tipuri:

1. În bază de multiplexor (ex.: Actel, QuickLogic). Tehnologia – antifuzibil.
2. În bază de blocuri LUT – look-up table (ex.: **Xilinx** - familiile XC4000, Spartan, Virtex; **Altera** - familiile Flex, Cyclone, Arria, Stratix; **Atmel** – AT6000, AT40K). Tehnologia: memorie SRAM

CLB realizate pe bază de multiplexoare




Intrările multiplexoarelor Mux 1 și Mux 2 sunt conectate la semnale cu valori constante A,B și C, D. Se pot implementa diferite funcții logice ale căror variabile sunt intrările de selecție s1, s2, s3 și s4.

$$F = \overline{(s_3 + s_4)} F_1 + (s_3 + s_4) F_2$$

$$F_1 = \bar{s}_1 A + s_1 B$$

$$F_2 = \bar{s}_2 C + s_2 D$$

Celule logice realizate pe bază de blocuri LUT



Exemplu de celulă LUT de 2 biți


Numărul celulelor de memorie este 2^N

N – numărul de variabile ale funcției (2)

A	B	F(A,B)
0	0	0
0	1	0
1	0	0
1	1	1

Programarea acestor circuite se realizează prin celule de memorie statică. Logica este implementată cu ajutorul unor tabele (*lookup table*) realizate din celulele de memorie, intrările funcțiilor controlând liniile de adresă. Fiecare tabelă de 2^n celule de memorie implementează orice funcție cu n intrări. Una sau mai multe tabele, combinate cu bistabile, formează un bloc logic configurabil.

Structura simplificată a unui CLB:



Se poate observa că ieșirea tabelii asociative poate fi transmisă direct la ieșire sau stocată, în prealabil, într-un bistabil.

Utilizarea circuitelor FPGA:

1. În calitate de circuite integrate, pentru accelerarea algoritmilor, în medii de calcul reconfigurabil;
2. În cadrul procesorului gazdă ca unitate funcțională pentru implementarea de instrucțiuni specializate;
3. Pe magistrala procesor-memorie cache, în calitate de coprocessor;
4. Pe magistrala memorie-subsistem de I/E, având rol de procesor atașat;
5. Accesat prin interfața de I/E sau prin rețea, în calitate de unitate independentă de prelucrare.

Deosebirile dintre CPLD și FPGA

1. Circuitele FPGA au o granularitate fină, ceea ce înseamnă că ele conțin o mulțime (până la 100 000) de blocuri mici cu bistabile. Circuitele CPLD au o granularitate grosieră, deoarece conțin un număr relativ mic (~ 100) de blocuri logice mari cu bistabile.
2. Majoritatea circuitelor FPGA sunt bazate pe memorii SRAM. Ele necesită o configurare de la o memorie ROM externă la fiecare racordare la rețea.
3. Circuitele FPGA au resurse speciale de rutare pentru a implementa eficient funcții aritmetice (numărări, sumatoare, comparatoare), pe când circuitele CPLD nu le au.
4. În circuitele CPLD întârzierile pot fi calculate chiar în faza de proiectare, deoarece aceste circuite au o rețea de interconexiune fixă. În contrast cu CPLD-urile, FPGA-urile au o structură de interconexiuni formată din segmente de diferite lungimi. Numărul de segmente necesare pentru a conecta două celule logice nu este nici fix și nici predictibil, deci întârzierile nu se pot cunoaște decât după ce se face asignarea și plasarea celulelor (după implementare).

Sisteme pe circuite integrate programabile - SOPC (System on programmable Chip)

Industria dispozitivelor FPGA este, în prezent, cea mai profitabilă dintre ramurile industriei electronice (conform unui studiu publicat de Forbes). Este, de asemenea, cea mai inovativă din punct de vedere tehnologic, actualmente cele mai noi procese de producție a semiconducătorilor fiind testate pe dispozitive FPGA.

Odată cu creșterea nivelului de integrare a circuitelor au apărut arhitecturi care combină avantajele CPLD și FPGA. Un exemplu este familia de circuite FLEX (Flexible Logic Element matriX), firma ALTERA. Aceste circuite, pe lângă blocurile logice, blocurile de intrare/ieșire și rețeaua de interconectare programabilă, conțin și blocuri SRAM încorporate (EAB –Embedded Array Block)


de dimensiune variabilă. Aceste arhitecturi sunt utilizate și în circuitele integrate de tipul „sistem pe chip” – SOPC (system on programmable chip).

Părțile componente ale SOPC:

- Blocuri logice configurabile;
- matrice de interconectare;
- blocuri de intrare/ieșire;
- blocuri de memorie RAM încorporate;
- blocuri dedicate procesării digitale de semnal (DSP - *Digital Signal Processing*), bazate pe multiplicatoare *hardware* și acumulate;
- nuclee IP (Intellectual Property cores), care pot fi de 2 tipuri:
 - procesoare hard (microprocesoare sau microcontrolere în care sunt realizate anumite funcții și unități programabile);
 - procesoare soft cu structură uniformă și posibilitate de reconfigurare a tuturor unităților din system.

Etapele de proiectare cu circuite programabile

Pentru proiectarea sistemelor digitale utilizând circuite programabile, cum sunt circuitele FPGA și CPLD, se utilizează pachete de programe de proiectare asistată de calculator (CAD – *Computer Aided Design*). Aceste pachete de programe asistă proiectantul în toate etapele procesului de proiectare. Astfel, majoritatea pachetelor CAD pentru circuitele programabile asigură următoarele funcții principale:



1. **Specificarea** (descrierea) sistemului digital; Principalele metode pentru descrierea sistemelor digitale:

- prin scheme logice,
- prin limbaje de descriere hardware (HDL – Hardware Description Language).

2. **Sinteza** descrierii, deci transformarea acesteia într-o listă de conexiuni conținând porți elementare și interconexiunile dintre ele; Această translație se realizează cu ajutorul unui program de sinteză din cadrul sistemului CAD.

Lista de conexiuni (“netlist”) este o descriere compactă a sistemului digital sub formă textuală, în care sunt specificate componentele sistemului, interconexiunile dintre acestea și pinii de intrare/ieșire. Această listă este prelucrată de celelalte componente ale sistemului CAD pentru realizarea etapelor următoare din cadrul procesului de proiectare.

3. **Simularea** funcționării sistemului pe baza listei de conexiuni obținute, înainte de implementarea într-un anumit circuit;

În această etapă se utilizează un program simulator pentru verificarea funcționării sistemului proiectat. Această verificare se referă doar la aspectele funcționale ale sistemului, fără a se lua în considerare întârzierile semnalelor, care vor fi cunoscute numai după implementare.

Pentru verificarea funcțională proiectantul furnizează simulatorului mai multe combinații ale valorilor semnalelor de intrare, o asemenea combinație fiind numită **vector de test**. De asemenea, proiectantul poate specifica valorile semnalelor de ieșire care trebuie generate de sistem pentru fiecare vector de test.

4. **Implementarea** sistemului într-un circuit prin adaptarea listei de conexiuni pentru a se utiliza în mod eficient resursele disponibile ale circuitului;

a) Maparea tehnologică

Această etapă constă dintr-o serie de operații care realizează prelucrarea listei de conexiuni și adaptarea acesteia la particularitățile și resursele disponibile ale circuitului utilizat pentru implementare. Cele mai obișnuite operații sunt:

- adaptarea la elementele fizice ale circuitului,
- optimizarea și verificarea regulilor de proiectare (de exemplu, testarea depășirii numărului pinilor de I/E disponibili în cadrul circuitului). În timpul acestei etape, proiectantul selectează tipul circuitului programabil care va fi utilizat, capsula circuitului integrat, viteza și alte opțiuni specifice circuitului respectiv.

În urma execuției operațiilor din etapa de mapare tehnologică se generează un raport detaliat al rezultatelor tuturor programelor executate. Pe lângă mesaje de eroare și de avertizare, se creează de obicei o listă cu resursele utilizate din cadrul circuitului.

b) Plasarea și rutarea

Aceste operații sunt executate în cazul utilizării unui circuit FPGA pentru implementare.

Pentru proiectarea cu circuite CPLD, operația echivalentă este numită adaptare (“fitting”).

Plasarea este procesul de selectare a unor module sau blocuri logice ale circuitului programabil care vor fi utilizate pentru implementarea diferitelor funcții ale sistemului digital.

Rutarea constă în interconectarea acestor blocuri logice utilizând resursele de rutare disponibile ale circuitului.

Majoritatea sistemelor CAD realizează operațiile de plasare și rutare în mod automat, astfel încât utilizatorul nu trebuie să cunoască detaliile arhitecturii circuitului utilizat pentru implementare.

c) Analiza de timp

Pachetele de programe CAD pentru proiectarea sistemelor digitale conțin de obicei un program numit analizor de timp, care poate furniza informații despre întârzierile semnalelor. Aceste informații se referă atât la întârzierile introduse de blocurile logice, cât și la întârzierile datorate interconexiunilor.

Proiectantul poate utiliza informațiile despre întârzierile semnalelor pentru a realiza o nouă simulare a sistemului, în care să se țină cont de aceste întârzieri. Această operație prin care se furnizează simulatorului informații detaliate despre întârzierile semnalelor se numește adnotare inversă (“back-annotation”).

Anumite sisteme permit utilizatorilor experți plasarea și rutarea manuală a unor porțiuni critice ale sistemului digital pentru a obține performanțe superioare.

5. Configurarea (programarea) circuitului pentru ca acesta să realizeze funcția dorită.

Operația de configurare se referă la circuitele programabile bazate pe memorii volatile SRAM (Static Random Access Memory) și constă din încărcarea informațiilor de configurare în memoria circuitului.

Operația de programare se referă la circuitele programabile bazate pe memorii nevolatile (cum sunt circuitele care conțin antifuzibile). Această operație se execută similar cu cea de configurare, dar informațiile de configurare sunt păstrate și după întreruperea tensiunii de alimentare.

La sfârșitul operațiilor de plasare și rutare, se generează un fișier care conține toate informațiile ce se referă atât la configurarea blocurilor logice ale circuitului, cât și la specificarea interconexiunilor dintre blocurile logice. Fișierul în care se înscriu aceste informații conține, în principiu, un șir de biți (“**bitstream**”), fiecare bit indicând starea închisă sau deschisă a unui comutator. Circuitele programabile conțin un număr mare de asemenea comutatoare, un comutator fiind realizat sub forma unui tranzistor sau a unei celule de memorie. Un bit de 1 din șirul de biți va determina închiderea unui comutator și, deci, stabilirea unei conexiuni.

Biții din acest fișier de configurare sunt aranjați într-un anumit format pentru a realiza o corespondență între un bit și comutatorul corespunzător.

Conținutul fișierului de configurare se transferă la circuitul programabil, aflat de obicei pe o placă de circuit imprimat împreună cu alte circuite.

Din cauza memoriei volatile, circuitul trebuie configurat din nou după fiecare întrerupere a tensiunii de alimentare. Informațiile de configurare pot fi păstrate într-o memorie nevolatilă PROM, existând posibilitatea configurării automate a circuitului din această memorie nevolatilă la aplicarea tensiunii de alimentare.

Configurarea sau programarea se pot realiza utilizând interfața paralelă a calculatorului. Pentru aceasta, este necesar ca placa cu circuitul programabil să conțină un conector pentru interfața paralelă, pentru transfer utilizându-se un cablu paralel (DB25). O altă posibilitate este utilizarea unui cablu special și a unei metodologii de configurare propuse de organizația JTAG (Joint Test Advisory Group). Această metodologie este cunoscută și sub numele de “Boundary-Scan”.

6. Depanarea sistemului

În această ultimă etapă a procesului de proiectare se verifică funcționarea sistemului digital proiectat în condiții reale. O funcționare necorespunzătoare se poate datora nerespectării specificațiilor de proiectare, a specificațiilor circuitului utilizat pentru implementare, a unor aspecte legate de întârzierea semnalelor etc. Depanarea poate fi simplificată dacă circuitul se configurează astfel încât să conțină unele module speciale care permit citirea valorii unor semnale în timpul funcționării și transferul acestor informații la calculator, utilizând un cablu JTAG și un program special pentru vizualizarea semnalelor dorite.

Limbajul VHDL

În prezent se utilizează mai multe limbaje de descriere hardware HDL (Hardware Description Language): VHDL, Verilog, ABEL (Advanced Boolean Expression Language), AHDL.

Avantajele utilizării limbajelor de descriere hardware:

- Portabilitatea proiectelor pentru diferite tehnologii în care sunt realizate cipurile, în care urmează să se facă implementarea;
- Maniera de descriere a proiectului sub formă de cod îi conferă acestuia claritate mai bună decât dacă ar fi fost descris sub formă de schemă;
- Timp de proiectare redus;
- Opțiuni de optimizare a proiectului, cum ar fi cele de arie sau/și viteză.
- Folosirea diferitelor construcții specifice HDL cum ar fi: pachetele (package) și bibliotecile (library), permit reutilizarea lor în alte proiecte.

Limbajul VHDL a fost dezvoltat la mijlocul anilor '80 de către departamentul de apărare al Statelor Unite în colaborare cu IEEE (Institute of Electrical and Electronical Engineer). Limbajul a fost standardizat pentru prima dată de IEEE în 1987 (VHDL-87) și a fost extins în 1993 (VHDL-93).

Abrevierea VHDL derivă din *VHSIC Hardware Description Language* (limbajul de descriere hard VHSIC), abrevierea VHSIC însemnând la rândul ei *Very High Speed Integrated Circuit*.


Caracteristicile de bază ale limbajului sunt:

- Descrierea funcționării componentelor electronice de la nivelul de poartă logică până la procesoare și sisteme de calcul.
- Descrierea ierarhică a sistemelor digitale. Modelele VHDL realizate pot fi utilizate ca blocuri în descriere unor circuite complexe;
- Descrierea structurală/comportamentală a sistemelor în scopul sintezei automate;
- Descrierea evenimentelor concurente, specifice funcționării reale a circuitelor digitale;
- Verificarea funcțională (prin simulare) și temporală a sistemelor prin intermediul unor programe speciale, numite *test bench*. Ele conțin descrierea stimulilor și a rezultatelor ce ar trebui obținute prin aplicarea acestora, în scopul depistării automate a unor erori funcționale.

Particularitățile limbajelor de descriere hardware și, în particular al limbajului VHDL, sunt următoarele:

- Există unele deosebiri între un program VHDL pentru sinteza circuitului logic și un program VHDL pentru simularea lui;
- Este posibil ca un program VHDL, perfect, din punct de vedere sintactic, să fie neimplementabil datorită descrierii eronate a unor fenomene fizice din circuit;
- În anumite situații este necesară intervenția proiectantului pentru a înlătura anumite anomalii din soluția generată automat.

Principalele părți (blocuri) care alcătuiesc un model VHDL complet sunt:



Arhitectura poate fi de trei tipuri:

1. Structurală
2. Comportamentală
3. Flux de data

La nivel *structural* sistemul este descris ca o colecție de porți și conexiuni între ele. Această descriere se apropie de realizarea fizică a sistemului.

Modelarea structurală impune o proiectare ierarhizată în care se pot defini componente folosite de mai multe ori. Aceasta reduce semnificativ complexitatea proiectelor mari.

La nivel *comportamental (funcțional)* sistemul este descris prin modul cum se comportă și nu prin componentele sale. Această descriere folosește atât instrucțiuni secvențiale care se execută în ordinea specificată, cât și instrucțiuni concurente care se execută în paralel.


Reprezentarea de tip **Data Flow** descrie modul cum circulă datele prin sistem la nivel de transfer de date între registre (RTL). Această descriere folosește instrucțiuni concurente, care se execută în paralel.

Structura unui cod VHDL


VHDL a fost proiectat ca și program structurat, împrumutându-se unele idei de la limbajele de programare soft Pascal și Ada.

O idee de bază este cea de a defini o interfață a modulului hard în timp ce detaliile interne sunt ascunse.

Astfel o entitate (*entity*) *VHDL* este o simplă declarație a intrărilor și ieșirilor modulului în timp ce arhitectura (*architecture*) *VHDL* este o descriere structurală sau comportamentală detaliată a funcționării modulului.



Acest concept formează bazele proiectării ierarhice a sistemelor, și anume arhitectura entității de la nivelul cel mai superior poate conține (*instantiated*) alte entități ale căror arhitecturi sunt “invizibile” de la nivelele superioare. O arhitectură de la nivel superior poate folosi entități de la nivelul inferior de mai multe ori, iar mai multe arhitecturi de la nivel superior pot folosi aceeași entitate de la nivel inferior fiecare la rândul ei.



Exemplu de program VHDL:

Inhibiție
(BUT/NOT)



```
entity BUT_NOT is -- poarta SI cu o intrare inversata
  Port (X,Y: in BIT;
        Z: out BIT);
End BUT_NOT;
```

```
Architecture BUT_NOT_arch of BUT_NOT is
  Begin
    Z <='1' when X='1' and Y='0' else '0';
  End BUT_NOT_arch;
```

Aici, entity, port, end, is, in, out, architecture, begin, when, else – sunt *cuvinte rezervate* sau *cuvinte cheie*. Acestea nu pot fi folosite de utilizator ca nume de semnale sau identificatori.

Identificatorii sunt definiți de utilizator. În exemplul de mai sus acești identificatori sunt: BUT_NOT, X, Y, Z și BIT.

BIT este un identificator preexistent și poate fi redefinit.

Identificatorii pot conține numai simboluri alfanumerice (A-Z, a-z, 0-9) și caracterul „underscore” (_). caracterul „underscore” nu poate apărea dublat sau în ultima poziție. Cuvintele cheie și identificatorii pot fi scriși atât cu majuscule cât și cu litere mici, nu sunt “*case sensitive*”.

Cuvintele cheie definite în VHDL:

abs	acces	after	alias
all	and	architecture	array
assert	attribute	begin	block
body	buffer	bus	case
component	configuration	constant	disconnect
downto	else	elsif	end
entity	exit	file	for
function	generate	generic	group
guarded	if	impure	in
inertial	inout	is	label
library	linkage	literal	loop
map	mod	nand	new
next	nor	not	null
of	on	open	or
others	out	package	port
postponed	procedure	process	protected
pure	range	record	register
reject	rem	report	return
rol	ror	select	severity
signal	shared	sla	sll
sra	srl	subtype	then
to	transport	type	unaffected
units	until	use	variable
wait	when	while	with
xnor	xor		

Sintaxa pentru declararea entității:

```
entity nume_entitate is
    port ( nume-semnale : mod tip-semnale;
          nume-semnale : mod tip-semnale;
          ...
          nume-semnale : mod tip-semnale) ;
end nume-entitate;
```

mod = unul din următoarele patru cuvinte rezervate, specificând direcția semnalului:

- *in* – pentru semnal de intrare în entitate;
- *out* – pentru semnal de ieșire din entitate, valoarea semnalului nu poate fi “citită” înăuntrul entității, ci numai de alte entități care-l folosesc;
- *buffer* – definește un semnal de ieșire din entitate, iar valoarea lui poate fi citită și în interiorul arhitecturii din entitate;
- *inout* – definește un semnal de intrare/ieșire din entitate, acesta se folosește frecvent pentru a descrie pini three-state.

Sintaxa pentru declararea arhitecturii:

```

architecture nume_arhitectură of nume_entitate is
    Zona de declarații (tipuri, semnale, constante,
                          funcții, proceduri, componente)
    begin
        instrucțiuni_concurente
    end nume_arhitectură;

```

Numele entității (*entity-name*) trebuie să fie același cu cel folosit la definirea entității. Numele arhitecturii (*architecture-name*) este un identificator definit de utilizator, dacă se dorește poate fi la fel cu cel al entității sau diferit.

Reprezentări numerice

Reprezentarea numerică obișnuită este reprezentarea zecimală.

VHDL permite reprezentarea de tip întreg și real.

Tipul întreg : 13, 25, 45E6

Tipul real : 1.2 , 3.14E-2

Pentru reprezentarea unui număr în altă bază se folosește notarea:

baza#număr#

Exemple: 2#101101# reprezentare binară

8#356# reprezentare octală

16#1C# reprezentare hexazecimală

Pentru a face citirea numerelor mai ușoară se admit caractere underscore:

2#1010_1100_1110#

Caractere, șiruri de caractere și șiruri de biți

Pentru a putea folosi caractere se folosesc ghilimele simple:

‘a’, ‘A’, ‘.’

Șirurile de caractere se plasează între ghilimele duble:

”caracter”

Un șir de biți reprezintă o secvență de valori 0 și 1. Șiruri de biți pot fi reprezentate în sistemele binar, octal și hexazecimal (mai compact):

Exemple:

Binar B”1001_1011”

Octal O”324”

Hexazecimal X”3D4A”

Obiecte de tip date: semnale, variabile și constante

Un obiect de tip dată este creat de o declarație a obiectului și are asociată o valoare și un tip.

Constante

O constantă poate avea o singură valoare de un tip specificat și nu se poate modifica pe parcursul modelării.

Sintaxa declarării constantei:

constant *nume-constantă* : *nume-tip* := *valoare*;

Constantele se declară la începutul unei arhitecturi și se pot folosi apoi oriunde în arhitectură. Constantele declarate într-un proces se pot folosi doar în procesul respectiv.

Exemple:

constant X: integer := 24;

constant BUS_SIZE: integer :=32; -- reprezintă lățimea componentei

constant Y: integer := BUS_SIZE-1; -- numărul de biți ai lui Y

constant Z: character := ‘Z’; -- sinonim cu valoarea de înaltă impedanță

constant T: time := 2 ns;

Constantele pot fi definite în pachet, entitate, arhitectură și proces.

Variabile

O variabilă poate avea o singură valoare la un moment dat, dar ea poate fi și actualizată folosind o instrucțiune de actualizare. Variabila se actualizează fără nici o întârziere, imediat ce instrucțiunea este executată. Variabilele se declară doar în interiorul proceselor.

Sintaxa declarării variabilelor:

variable *nume-variabile* : *tip-variabile* [:= *valori inițiale*];--[...] opțional

Exemple:

```
variable CT : bit :=0 ;  
variable VAR : boolean := FALSE;  
variable SUM : integer range 0 to 256 := 16 ; -- 16 este valoarea inițială  
variable X_BIT : bit_vector (7 downto 0) ; -- definește un vector de 8 biți  
Pentru actualizarea variabilei se poate folosi o instrucțiune de asignare:  
nume_variabilă := expresie;
```

Semnale

Semnalele reprezintă porturile de intrare/ieșire și conexiunile interne ale unui circuit. Semnalele se definesc în cadrul entității.

```
entity nume_entitate is  
    port ( nume-semnale : mode tip-semnale;  
          nume-semnale : mode tip-semnale;  
          ...  
          nume-semnale : mode tip-semnale) ;  
end nume-entitate;
```

De asemenea se pot defini și semnale interne arhitecturii, dar ele vor acționa doar local.

Sintaxa pentru definirea unui semnal intern:

```
signal nume_semnal : tip_semnal [:=valori inițiale]; -- nu este specificat modul
```

Exemple:

```
signal SUMA, CARRY : std_logic;  
signal CLK : bit ;  
signal DATA_BUS : bit_vector (0 to 7) ;  
signal VAL : integer range 0 to 100 ;
```

Semnalele sunt actualizate când se execută o instrucțiune de asignare, cu o anumită întârziere:

```
SUMA <= (A xor B) after 2 ns ;
```

În particular se poate astfel specifica și o formă de undă:

```
signal unda : std_logic ;  
unda <= '0', '1' after 5 ns, '0' after 10 ns, '1' after 20 ns ;
```


Tipuri de date

În VHDL există două feluri de tipuri: tipuri SCALARE și tipuri COMPUSE.

Tipurile scalare includ numere, cantitati fizice, enumerari si tipuri predefinite.

Tipurile compuse sint matrice și înregistrări.

În VHDL sânt definite și tipurile 'access' (pointeri) și 'file' (fisiere).



Toate semnalele, variabilele și constantele dintr-un program *VHDL* trebuie să aibă asociat un tip. În cadrul tipului se specifică un set de valori pe care le poate lua obiectul (semnal, variabilă ...) și de asemenea există și un set de operatori (+, AND etc) asociați tipului respectiv.

Tipurile de date predefinite din limbajul VHDL sunt descrise în pachetul (eng. package) *standard* din biblioteca *std*.

Tipurile predefinite din limbajul VHDL

Tip	Domeniul de valori	Exemple
Bit	'0', '1'	signal B: bit :=1;
Bit_vector	un șir de elemente de tip bit	signal BUS: bit_vector (7 downto 0);
Boolean	TRUE, FALSE	variable X: boolean :=true;
Character	orice caracter permis în VHDL	variable Z: character :='a' ;
Integer	Domeniul include numerele întregi de la $-(2^{31}-1)$ până la $+(2^{31}-1)$.	constant A: integer :=12;
Natural	De la 0 până la valoarea maximă admisă	variable C: natural :=4;
Positive	De la 1 până la valoarea maximă admisă	variable D: positive :=10;
String	Un șir de elemente de tip caracter	variable list: string :='abcde&*&';

Tipul *character* (caracter) include toate caracterele din setul de caractere ISO* (*International Organization of Standardization*) exprimate pe 8 biți, primele 128 fiind caractere ASCII.

Tipul fizic:

Tipul fizic este un tip numeric de reprezentare a unor cantități fizice (lungime, timp, volum). Declarația de tip include specificarea unei unități de măsură de bază și eventual un număr de unități de măsură secundare, care reprezintă multiplii ai unității de bază.

Exemplu:

```
type length is range 0 to 1E9  
units  
um;  
mm = 1000 um;  
cm = 10 mm;  
m = 1000 mm;  
end units;
```

Există tipul predefinit 'time', folosit în simulări VHDL pentru specificarea întârzierilor.

```
type time is range interval_maxim_din_implementare  
units  
fs;  
ps = 1000 fs;  
ns = 1000 ps;  
us = 1000 ns;  
ms = 1000 us;  
sec = 1000 ms;  
min = 60 sec;  
hr = 60 min;  
end units;
```

Înregistrări: Înregistrările în VHDL sînt colecții de elemente, care pot avea tipuri diferite.

Exemplu:

```
type instruction is  
record  
op_code : processor_op;  
address mode : mode;  
operand1,operand2 : integer range 0 to 15;  
end record;
```

Cele mai folosite tipuri în programele VHDL sunt așa numitele tipuri definite de utilizator (*user defined types*), unul dintre acestea este **tipul enumerare** (*enumerated type*) definit printr-o înșiruire de valori.

Exemple de declarare a tipului enumerare:

```
Type nume-tip is (listă de valori);
```

Lista de valori reprezintă enumerarea tuturor elementelor posibile pentru respectivul tip, separate prin virgulă. Valorile enumerate pot fi atât caractere (un caracter este cuprins între ghilimele simple) cât și identificatori definiți de utilizator.

Exemple.

```
type oct_digit is ('0', '1', '2', '3', '4', '5', '6', '7');  
type PC_OPER is (load, store, add, sub);  
type MY_WORD is range 31 downto 0;  
type cmos_level is range 0.0 to 3.3;
```

Exemple de obiecte care folosesc aceste tipuri:

```
variable ALU_OP : PC_OPER;  
signal SIG : oct_digit;
```

Dacă nu se inițializează semnalul, inițializarea implicită este valoarea extremă în stânga domeniului.

Limbajul *VHDL* permite definirea de subtip (*subtype*) corespunzător unui tip. Valorile unui subtip trebuie să se afle într-un subdomeniu de valori ale tipului de bază, continuu față de valorile tipului de bază.

Există o serie de tipuri de enumerări predefinite:

```
type severity-level is (note,warning,error,failure);  
type boolean is (false,true);  
type bit is ('0','1');  
type character is ( NUL, SOH, STX, ETX, EOT, ENQ, ACK, BEL, BS, HT, LF,  
VT, FF, CR, SO, SI, DLE, DC1, DC2, DC3, DC4, NAK, SYN, ETB, CAN, EM,  
SUB, ESC, FSP, GSP, RSP, USP, ` `, `!`, ... `z`, `{`, `|`, `}`, `~`, DEL);
```

Subtype nume-subtip **is** nume-tip valoare-inițială **to** valoare-finală; -- ordine crescătoare.

Subtype nume-subtip **is** nume-tip valoare-inițială **downto** valoare-finală; -- ordine descrescătoare.

Exemple:

```
Subtype twoval_logic is std_logic range `0` to `1`;  
Subtype negint is integer range -2147483647 to -1`;  
Subtype data_word is my_word range 7 downto 0;
```

VHDL include două subtipuri integer predefinite:

Natural : subtype natural **is** integer range 0 **to** *cel mai mare întreg*;

Positive: subtype positive **is** integer range 1 **to** **cel mai mare întreg**;

Un tip foarte important este *std_logic*, care este un tip standard definit de utilizator și este parte a package-ului standard IEEE 1164. Acest pachet include tipul de date *std_ulogic* care are 9 valori logice utile în simularea unui semnal logic dintr-un circuit real.

`U` - neinitializat
`X` - puternic necunoscut
`0` - puternic 0 -- poate fi sintetizat
`1` - puternic 1 -- poate fi sintetizat
`Z` - impedanta înaltă -- poate fi sintetizat
`W` - slab necunoscut
`L` - slab 0
`H` - slab 1
`` - indiferent.

O altă categorie foarte importantă de tip definit de utilizator este tipul matrice (*array type*). Acest tip definește o matrice ca fiind un set de elemente de același tip în care fiecare element este selectat printr-un indice de matrice (*array index*)

Versiuni de sintaxă folosite în declararea unei matrici:

Type nume-tip **is array** (valoare-initiala **to** valoare-finala) **of** tip-element;

Type nume-tip **is array** (valoare-initiala **downto** valoare-finala) **of** tip-element;

Exemple:

Type luni_count **is array** (1 **to** 12) **of** integer;

Type byte **is array** (7 **downto** 0) **of** std_logic;

Constant WORD_LEN: integer :=32

type word **is array** (WORD_LEN-1 **downto** 0) **of** word;

type matrice3x2 **is array** (1 to 3, 1 to 2) **of** natural ; -- matrice bidimensională

Se consideră implicit că elementele unei matrici sunt ordonate de la stânga la dreapta, astfel cel mai din stânga element al matricilor luni_count, byte, word este 1, 7, 31.

Uneori este util să nu se specifice domeniul.

type nume **is array** (tip **range** <>) **of** tip_elemente ;

Accesarea unui singur element din matrice:

W(5) , unde W este semnal aferent matricii word.

O matrice literală se definește (*array literals*) prin înșiruirea între paranteze a valorilor elementelor. Elementele variabilei B de tipul byte pot primi toate valoarea 1 logic scriind o expresie de forma:

B := ('1', '1', '1', '1', '1', '1', '1', '1');

Limbajul VHDL permite de asemenea notații mai scurte, de exemplu pentru a atribui valoarea 1 logic tuturor biților variabilei W de tip *word*, în afară de LSB din fiecare se va scrie expresia:

W := (0=>'0', 8=>'0', 16=>'0', 24=>'0', others=>'1');

Expresiile anterioare pot fi rescrise folosind șirurile de caractere, după cum urmează:

B := "11111111";

W:= "11111110111111101111111011111110";

Este posibil de asemenea să se facă referire la un subset de valori (*slice*) dintr-o matrice, specificând începutul și sfârșitul indicilor elementelor din subset, exemple: M(6 to 9), B(3 downto 0), W(15 downto 8) etc.

Cel mai important tip de matrice des întâlnit în programele VHDL este cel aparținând standardului logic definit de utilizator IEEE 1164 (*std_logic_vector*), definiția acestui standard este:

type STD_LOGIC_VECTOR **is array** (natural range < >) **of** STD_LOGIC

Datorită faptului că VHDL-ul este un limbaj puternic tipizat, adesea apare necesitatea convertirii unui semnal sau variabile dintr-un anumit tip în altul. Packageul IEEE 1164 conține câteva astfel de funcții de conversie, de exemplu din BIT în STD_LOGIC sau invers. O conversie foarte utilizată și care nu este definită, din cauză că proiecte diferite pot avea nevoie de o interpretare diferită a numerelor (ex. numere cu semn sau fără semn), este conversia din STD_LOGIC_VECTOR în integer.

Conversii suportate de package-ul std_logic_1164	
Conversia	Funcția
std_ulogic -> bit	to_bit(<i>expresie</i>)
std_logic_vector -> bit_vector	to_bitvector(<i>expresie</i>)
std_ulogic_vector -> bit_vector	to_bitvector(<i>expresie</i>)
bit -> std_ulogic	To_StdULogic(<i>expresie</i>)
bit_vector -> std_logic_vector	To_StdLogicVector(<i>expresie</i>)
bit_vector -> std_ulogic_vector	To_StdUlogicVector(<i>expresie</i>)
std_ulogic -> std_logic_vector	To_StdLogicVector(<i>expresie</i>)
std_logic -> std_ulogic_vector	To_StdUlogicVector(<i>expresie</i>)

Atribute

În VHDL există două categorii de atribute:

1. Predefinite ca parte a standardului 1076;

2. Introduse de utilizator.

Atributele predefinite sunt întotdeauna aplicate ca un prefix numelui unui semnal, variabile sau tip.

Atributele sunt folosite pentru a returna diferite tipuri de informație.

Exemple de atribute predefinite:

nume_semnal`event - întoarce valoarea booleană True dacă semnalul a avut o tranziție și False dacă nu;

nume_semnal`active - întoarce valoarea booleană True dacă a existat o atribuire a valorii semnalului și False dacă nu.

Operatori VHDL

Limbajul VHDL suportă diferite clase de operatori care operează pe semnale, constante și variabile.

Clasa						
1. Operatori logici	and	or	nand	nor	xor	xnor
2. Operatori relaționali	=	/=	<	<=	>	>=
3. Operatori de deplasare	sll	srl	Sla	sra	rol	ror
4. Operatori aditivi	+	-	&			
5. Operatori unari	+	-				
6. Operatori multiplicativi	*	/	mod	rem		
7. Alți operatori	**	abs	Not			

Prioritatea operatorilor este maximă pentru operatorii din clasa 7. Dacă nu sunt folosite paranteze, ei se execută primii. Operatorii din aceeași clasă au aceeași prioritate și se execută de la dreapta la stânga într-o expresie.

Operatorii logici sunt definiți pentru tipurile bit, boolean, std.logic și pentru vectorii de aceste tipuri.

Operatorii nand și nor nu sunt asociativi. De exemplu expresia: **X nand Y nand Z** va da o eroare de sintaxă. Corect se va scri: **(X nand Y) nand Z**.

Operatorii relaționali testează relația dintre două tipuri scalare și oferă ca rezultat o ieșire booleană TRUE sau FALSE. De menționat ca simbolul operatorului „mai mic sau egal” este același cu cel al operatorului de atribuire pentru semnale și variabile.

Operatorii de deplasare execută o deplasare sau rotire la nivel de bit într-un vector de elemente de tip bit (std.logic) sau boolean.

Operatorii aditivi sunt folosiți pentru operații aritmetice pe orice tip numeric de operanzi. Operatorul de concatenare este folosit pentru a concatena doi vectori, de exemplu prin concatenarea '0' & '1' & '1Z' se obține "011Z". Pentru a folosi acești operatori trebuie specificate pachetele std_logic_unsigned sau std_logic_arith pe lângă pachetul std_logic_1164.

Operatorii unari se folosesc pentru a specifica semnul unui tip numeric.

Operatorii de multiplicare se folosesc pentru a executa funcții matematice pe tipurile numerice (întreg sau virgulă mobilă).

mod – împărțire modulo;
rem - împărțire modulo cu rest;
 ** - ridicare la putere (pentru tipurile numerice);
 abs - valoare absolută (pentru tipurile numerice);
 not – negare (pentru tipurile bit și boolean);

Conversiile dintre std_logic_vector și tipurile numerice:

Data type of a	To data type	Conversion function/type casting
unsigned, signed	std_logic_vector	std_logic_vector(a)
signed, std_logic_vector	unsigned	unsigned(a)
unsigned, std_logic_vector	signed	signed(a)
unsigned, signed	integer	to_integer(a)
natural	unsigned	to_unsigned(a, size)
integer	signed	to_signed(a, size)

Sa presupunem ca sunt declarate următoarele semnale:
 signal s1, s2, s3: std_logic_vector (3 downto 0);
 signal u1, u2, u3: unsigned (3 downto 0);

Operațiile:

```
u1 <= s1;  
s2 <= u3;
```

nu sunt corecte, deoarece au loc atribuirii între diferite tipuri.

Corect se va scrie:

```
u1 <= unsigned(s1);  
s2 <= std_logic_vector(u3);
```

Operații aritmetice:

```
u4 <= u2 + u1; -- corect  
s5 <= s2 + s1; -- incorect, std_logic_vector nu susține operatori aritmetici  
s5 <= std_logic_vector(unsigned(s2) + unsigned(s1)); -- ok
```

Exemple cu operatorul *concatenare*

```
signal a1: std_logic;  
signal a4: std_logic_vector (3 downto 0);  
signal b8, c8: std_logic_vector (7 downto 0);  
...  
b8 <= a4 & a4;  
c8 <= a1 & a1 & a4 & "00";
```

Operatorul & poate fi utilizat și pentru a deplasa datele. Cu toate că operatorii de deplasare sunt definiți în limbajul VHDL, ei uneori nu pot fi sintetizați automat de compilator.

```
signal a : std_logic_vector (7 downto 0);
```

signal rot, shl, sha : std_logic_vector (7 downto 0);

...

rot <= a (2 downto 0) & a (7 downto 3); -- deplasare ciclica cu 3 biti la dreapta

shl <= "000" & a(7 downto 3); -- deplasare logica cu 3 biti la dreapta

sha <= a (7) & a (7) & a (7) & a (7 downto 3) ; -- deplasare aritmetica cu 3
-- biti la dreapta

Biblioteci și package-uri

O bibliotecă (*library*) *VHDL* este locul unde compilatorul depune toate informațiile despre un anumit proiect și anume toate fișierele intermediare folosite în analiza, simularea și sinteza proiectului.

Pentru un proiect *VHDL* dat compilatorul creează și folosește în mod automat o bibliotecă numită *work*.

Pentru a utiliza biblioteca standard care conține elemente (funcții, tipuri, etc) predefinite se folosește directiva *library* la începutul codului *VHDL*, ex.

library ieee;

Astfel se obține accesul la toate entitățile și arhitecturile aflate în biblioteca respectivă.

Pentru a accesa tipurile definite se folosesc pachetele (*package*-urile).

Un *package* este un fișier care conține obiecte definite folosite în mod curent. Tipurile de obiecte care se află într-un *package* sunt: semnale, definiții de tipuri, constante, funcții, proceduri și declarații de componente.

Un proiect poate folosi un *package* dacă în codul *VHDL* se include directiva *use*, de exemplu pentru a apela toate componentele definite în *package*-ul standard IEEE 1164 scriem următoarea secvență de cod:

use ieee.std_logic_1164.all;

unde *ieee* este numele unei librării care a fost dat împreună cu directiva *library*. Sintaxa *std_logic_1164* este numele unui fișier care conține componentele definite, iar sufixul *all* îi spune compilatorului să le folosească pe toate.

În locul respectivului sufix se poate scrie numai numele unei anumite componente care să fie luată în considerare de compilator.

Exemple de pachete:

std_logic_1164 - definește tipurile de date standard;

std_logic_arith - conține funcții aritmetice, de conversie și comparație pentru tipurile de date signed, unsigned, integer, std_logic și std_logic_vector;

std_logic_unsigned;

std_logic_misc - definește tipuri suplimentare, subtipuri, constante și funcții pentru pachetul std_logic_1164.

Definierea *package*-urilor nu se limitează doar la cele standard aflate în biblioteci, utilizatorul poate el însuși să-și definească *package*-uri.

Sintaxa de declarare a unui pachet este următoarea:

package numele_pachetului **is**

```

    declarațiile pachetului
end package numele_pachetului ;
package body numele_pachetului is
    declarațiile corpului pachetului
end package body numele_pachetului;

```

De exemplu, în proiectarea structurală, funcțiile de bază pentru componentele AND2, OR2, NAND2, NOR2, XOR2 etc., sunt necesare ca să fie definite înainte să fie utilizată una din ele. Acest lucru poate fi făcut într-unul dintre pachete, de ex. **base_func** pentru fiecare dintre aceste componente, după cum urmează :

```

-- declarația pachetului
library ieee ;
use ieee.std_logic_1164.all ;
package basic_func is

-- declarația pentru AND2
    component AND2
        generic (DELAY: timp :=5ns);
        port (in1, in2: in std_logic; out1: out std_logic);
    end component;

--declarația pentru OR2
    component OR2
        generic (DELAY: timp :=5ns);
        port (in1, in2: in std_logic; out1: out std_logic);
    end component;

end package basic_func ;

-- declarațiile corpului pachetului
library ieee ;
use ieee.std_logic_1164.all;
package body basic_func is

    -- poartă AND cu două intrări
    entity AND2 is
        generic (DELAY: timp);
        port (in1, in2: in std_logic; out1: out std_logic);
    end AND2;
    architecture model_conc of AND2 is
        begin
            out1 <= in1 and in2 after DELAY;
        end model_conc;

```

```

-- poartă OR cu două intrări
entity OR2 is
    generic (DELAY: timp);
    port (in1, in2: in std_logic; out1: out std_logic);
end OR2;
architecture model_conc2 of AND2 is
    begin
        out1 <= in1 or in2 after DELAY;
    end model_conc2;

end package body basic_func;

```

În program a fost inclusă o întârziere (delay) de 5 ns. Totuși, ar trebui de notat că specificațiile întârzierii sunt ignorate de către Foundation synthesis tool. A trebuit să utilizăm tipul predefinit `std_logic` care este declarat în pachetul `std_logic_1164`. S-au inclus în acest pachet **library** și clauza **use**. Acest pachet are nevoie să fie compilat și plasat într-o librărie. O să numim aceasta **library my_func**. Pentru a utiliza componentele acestui pachet, o dată ce a fost declarat, se utilizează **library** și clauza **use** :

```

library ieee, my_func;
use ieee.std_logic_1164.all, my_func.basic_func.all;

```

Funcții și proceduri

La fel ca și în alte limbaje de nivel înalt și în *VHDL* o funcție acceptă un anumit număr de argumente și returnează un rezultat. Atât argumentele cât și rezultatul returnat de o funcție sunt de un tip predeterminat.

Sintaxa *VHDL* prin care se definește o funcție:

```

function nume-funcție (
    nume-semnal : tip-semnale;
    ...
    nume-semnal : tip-semnale;
) return tip-întoarcere is
    declarații de tip
    declarații de constante
    declarații de variabile
    definiții de funcții
    definiții de proceduri
begin
    instrucțiune secvențială

```

...
Instrucțiune secvențială
end nume funcție;

După ce se dă un nume funcției (*function -name*) se poate defini o listă de parametri formali care vor fi folosiți în structura funcției, toți acești parametri trebuie să fie de același tip. În cadrul unei funcții se pot defini local tipuri, constante, variabile și de asemenea funcții și proceduri imbricate (*nested*). Între cuvintele cheie *begin* și *end* este cuprinsă o serie de instrucțiuni secvențiale care sunt executate ori de câte ori este apelată funcția. În cadrul funcției cuvântul cheie *return* indică momentul din care funcția returnează o valoare care trebuie să fie de tipul celei definite la declararea funcției.

Exemplu:

```
entity BUT_NOT is -- poarta SI cu o intrare inversata
    Port (X1,X2: in BIT;
          Z: out BIT);
End BUT_NOT;
Architecture BUT_NOT_archf of BUT_NOT is
    function ButNot (A, B: bit) return bit is
        begin
            if B = `0` then return A;
            else return `0
            end if;
        end ButNot;
Begin
    Z <= ButNot (X1,X2);
End BUT_NOT_archf;
```

În limbajul *VHDL* mai este definită noțiunea de procedură (*procedure*) care este similară cu funcția doar că nu returnează o valoare. La fel cum o funcție poate fi apelată în locul unei expresii și o procedură poate fi apelată în locul unei declarații. Dacă argumentele unei proceduri sunt declarate de tipul *out* sau *inout*, va exista totuși o valoare returnată.

Stiluri de proiectare și descriere a circuitelor

O arhitectură este formată dintr-o serie de instrucțiuni concurente. Fiecare instrucțiune se execută simultan cu celelalte instrucțiuni din arhitectură. Instrucțiunile concurente sunt necesare pentru a putea simula comportamentul circuitelor modelate, în care componentele interacționează unele cu altele.

Într-o arhitectură *VHDL* dacă ultima instrucțiune modifică starea unui semnal care este folosit de prima instrucțiune din arhitectură atunci simulatorul se va întoarce la prima instrucțiune și o va reactualiza cu noua valoare, cu alte cuvinte simulatorul va continua să propage schimbările și să reactualizeze valorile semnalelor până când circuitul simulat se stabilizează.

Sintaxa *VHDL* conține câteva instrucțiuni concurente și de asemenea un mecanism de grupare a instrucțiunilor secvențiale astfel încât ele să funcționeze ca și o sigură instrucțiune concurentă. Utilizate în diferite modalități, aceste instrucțiuni generează trei stiluri diferite de proiectare și descriere a circuitelor:

- proiectare structurală;
- proiectare ca flux de date;
- proiectare comportamentală.

Proiectare structurală

În proiectarea structurală se definesc exact elementele și interconexiunile dintre elementele circuitului. O descriere structurală pură este echivalentă cu o descriere schematică sau cu un netlist (listă de conexiuni între elementele unui circuit).

Cea mai elementară instrucțiune concurentă, folosită în descrierea structurală este instrucțiunea *component*:

etichetă: nume-componentă **port-map** (semnal1, semnal2, ..., semnal n);

etichetă: nume-componentă **port-map** (port1=> semnal1, port2=>semnal2, ...portn=>semnaln);

Numele componente este numele unei entități definite anterior care trebuie utilizată sau instanțiată (multiplicată).

Fiecare instrucțiune *component* care invocă numele entității creează o “clonă” (instanță) respectivei entități care se va distinge printr-un nume unic dat de o etichetă (*label*).

Cuvântul cheie *port map* introduce o listă prin care porturile entității sunt asociate unor semnale din arhitectura curentă.

Această listă se poate scrie în două moduri: pozițional și asociativ.

În modul pozițional de atribuire semnalele din listă sunt asociate cu porturile entității în aceeași ordine în care apar în entitate.

În modul de atribuire asociativ fiecare port al entității se asociază unui semnal folosind operatorul “=>”, iar asocierea poate fi făcută în orice ordine.

Înainte de a fi instanțiată într-o arhitectură, o componentă trebuie să fie declarată în cadrul arhitecturii, sintaxa de declarare este:

```
component nume-componentă  
port (nume-semnale: mod tip-semnale;  
       nume-semnale: mod tip-semnale;  
       ...  
       nume-semnale: mod tip-semnale);  
end component;
```

Componentele folosite în arhitectură pot să fie de două tipuri:


- a) componente descrise anterior care sunt specifice proiectului,
- b) componente care sunt apelate din bibliotecile standard.

Exemplu. Codul VHDL pentru un detector de numere prime pe 4 biți.

Numerele prime sunt: 1, 2, 3, 5, 7, 11, 13.

Funcția minimizată: $F = \bar{N}_3N_0 + \bar{N}_3\bar{N}_2N_1 + \bar{N}_2N_1N_0 + N_2\bar{N}_1N_0$

Circuitul logic:



$$T_1 = \bar{N}_3N_0$$

$$T_2 = \bar{N}_3\bar{N}_2N_1$$

$$T_3 = \bar{N}_2N_1N_0$$

$$T_4 = N_2\bar{N}_1N_0$$

Programul structural VHDL pentru detectorul de numere prime:

library IEEE;

use IEEE.std_logic_1164.all;

entity prime is

port (N: in STD_LOGIC_VECTOR (3 **downto** 0);

F: out STD_LOGIC) ;

end prime;

architecture prime1_arch of prime is

signal N3_L, N2_L, N1_L : STD_LOGIC;

signal T1, T2, T3, T4 : STD_LOGIC;

component G_INV **port** (x : in STD_LOGIC; Q: out STD_LOGIC) ;

end component ;

component G_AND2 **port** (x, y : in STD_LOGIC; Q: out STD_LOGIC) ;

end component ;

component G_AND3 **port** (x, y, z : in STD_LOGIC; Q: out STD_LOGIC) ;

end component ;

component G_OR4 **port** (x, y, z, w : in STD_LOGIC; Q: out STD_LOGIC ;

end component ;

begin

U1 : G_INV **port map** (N(3) , N3_L) ;

U2 : G_INV **port map** (N(2) , N2_L) ;

U3 : G_INV **port map** (N(1) , N1_L) ;

U4 : G_AND2 **port map** (N3_L, N(0), T1) ;

U5 : G_AND3 **port map** (N3_L, N2_L, N(1), T2) ;


```

    U6 : G_AND3 port map (N2_L, N(1), N(0), T3) ;
    U7 : G_AND3 port map (N(2), N1_L, N(0), T4) ;
    U8 : G_OR4 port map (T1, T2, T3, T4, F) ;
end prime1;

```

Prin declararea entității se declară intrările și ieșirile circuitului. În cadrul arhitecturii sunt declarate toate semnalele care vor fi folosite, de asemenea și numele componentelor (**G_INV**, **G_AND2**, **G_AND3**, **G_OR4**) care trebuie definite în același proiect în fișiere VHDL de nivel ierarhic mai jos.

Exemplu de descriere a porții logice AND cu două intrări:

```

library ieee;
use ieee.std_logic_1164.all;
entity G_And2 is
port ( x: IN std_logic;
       y: IN std_logic;
       Q: OUT std_logic);
end G_And2;
architecture G_And2_beh of G_And2 is
begin
    Q <= x and y;
end G_And2_beh;

```

Deoarece descrierea circuitului este concurentă în orice ordine am introduce componentele se va sintetiza același circuit, iar funcționarea va fi aceeași.

Există proiecte în care este necesară crearea mai multor copii a unui element în cadrul unei arhitecturi. De exemplu, un sumator pe n biți se poate crea din n sumatoare pe un bit.

Limbajul *VHDL* include o instrucțiune (*generate*) care permite crearea unei structuri repetitive folosind un fel de buclă, fără a fi necesar să instanțiem separat fiecare element.

Sintaxa unei bucle *for-generate* :

```

label: for identificador in domeniu generate
    instrucțiune concurentă
end generate;

```

Identificatorul este implicit declarat ca variabilă compatibilă cu domeniul (*range*). Instrucțiunile concurente se execută câte o dată pentru fiecare valoare posibilă a identificadorului inclusă în domeniu. Identificatorul trebuie folosit în cadrul instrucțiunii concurente.

Exemplu. Crearea unei porți inversoare pe 8-biți.

```

library IEEE;

```

```

use IEEE.std_logic_1164.all;

entity inv8 is
    port ( X: in STD_LOGIC_VECTOR (1 to 8);
          Y: out STD_LOGIC_VECTOR (1 to 8) );
end inv8;

architecture inv8_arch of inv8 is
component G_INV port (I: in STD_LOGIC;
                       Q: out STD_LOGIC);
end component;
begin:
    g1: for b in 1 to 8 generate
        U1: G_INV port map (X(b) , Y(b)) ;
    end generate;
end inv8_arch;

```

Programul pentru inversorul pe un bit trebuie inclus în proiectul curent:

```

library ieee;
use ieee.std_logic_1164.all;
entity G_INV is
    port( I : in std_logic;
          Q : out std_logic);
end G_INV;
architecture func of G_INV is
begin
    Q <= not I;
end func;

```

Valoarea constantelor trebuie să fie cunoscută în momentul compilării unui program VHDL. În unele aplicații este util să se proiecteze și să se compileze o entitate împreună cu arhitectura corespunzătoare care să conțină unii parametrii (cum ar fi lățimea magistralei) care nu sunt specificați. Această facilitate este introdusă de constanta *generic*.

Genericile nu se modifică în timpul simulării. Datele conținute în genericile transmise entității sau componente se pot utiliza pentru a modifica rezultatele simulării, dar rezultatele nu pot modifica genericile.

```

entity nume-entitate is
    generic ( nume-constante : tip-constante;
            ...
            nume-constante: tip-constante);
    port ( nume-semnale: mod tip-semnale;
          ...
          nume-semnale: mod tip-semnale);
end nume-entitate;

```

Una sau mai multe constante generice pot fi definite într-o declarație de entitate înaintea declarației de porturi. O valoare îi va fi atribuită numai când entitatea va fi instanțiată în cadrul altei arhitecturi. În cadrul definirii componentelor (*component*), constantelor *generic* li se atribuie valori folosind instrucțiunea *generic map*, asemănătoare cu instrucțiunea *port map*.

Exemplu. Definirea unui inversor de magistrală cu o lățime impusă de utilizator.

```
library IEEE;  
use IEEE.std_logic_1164.all;  
entity businv is  
    generic ( WIDTH: positive);  
    port ( X: in STD_LOGIC_VECTOR (WIDTH -1 downto 0);  
          Y: out STD_LOGIC_VECTOR (WIDTH -1 downto 0) );  
end businv;  
  
architecture businv_arch of businv is  
component G_INV port (I: in STD_LOGIC;  
                       Q: out STD_LOGIC);  
end component;  
begin  
    g1: for b in WIDTH -1 downto 0 generate  
        U1: G_INV port map (X(b) , Y(b)) ;  
    end generate;  
end businv_arch;
```

În următorul exemplu sunt instanțiate mai multe exemplare ale acestui inversor, fiecare pentru o altă lățime.

```
library IEEE;  
use IEEE.std_logic_1164.all;  
  
entity businv1 is  
    port ( IN8: in STD_LOGIC_VECTOR (7 downto 0);  
          OUT8: out STD_LOGIC_VECTOR (7 downto 0);  
          IN16: in STD_LOGIC_VECTOR (15 downto 0);  
          OUT16: out STD_LOGIC_VECTOR (15 downto 0);  
          IN32: in STD_LOGIC_VECTOR (31 downto 0);  
          OUT32: out STD_LOGIC_VECTOR (31 downto 0) );  
end businv1;  
  
architecture businv1_arch of businv1 is  
component businv
```

```

generic ( WIDTH: positive);
port ( X: in STD_LOGIC_VECTOR (WIDTH-1 downto 0);
       Y: out STD_LOGIC_VECTOR (WIDTH-1 downto 0) );
end component;

```

begin:

```

U1: businv generic map (WIDTH=>8) port map (IN8, OUT8);
U2: businv generic map (WIDTH=>16) port map (IN16, OUT16);
U3: businv generic map (WIDTH=>32) port map (IN32, OUT32);
end businv1_arch;

```

Proiectare de tip flux de date

În limbajul VHDL există un șir de instrucțiuni *concurrente* care permit descrierea circuitului din punctul de vedere al fluxului de date și al prelucrării acestuia în circuit.

1. Instrucțiunea de atribuire concurrentă directă de semnal (*signal-name <= expression*).

Tipul expresiei trebuie să fie compatibil cu cel al semnalului.

Pentru a exemplifica atribuirea concurrentă de semnal arhitectura detectorului de numere prime este rescrisă pentru fluxul de date.

```

architecture prime2_arch of prime is
  signal T1, T2, T3, T4 : STD_LOGIC;
  begin
    T1 <= not N(3) and N(0) ;
    T2 <= not N(3) and not N(2) and N(1) ;
    T3 <= not N(2) and N(1) and N(0) ;
    T4 <= N(2) and not N(1) and N(0) ;
    F <= T1 or T2 or T3 or T4;
  end prime2_arch;

```

Spre deosebire de descrierea anterioară (descriere structurală) porțile și conexiunile dintre ele nu mai apar explicit, ci se folosesc operatori *VHDL* definiți implicit în biblioteca IEEE (*and*, *or*, *not*). Se observă că operatorul *not* are prioritatea cea mai mare, astfel că nu este necesar să se utilizeze paranteze pentru expresii de genul “*not N(2)*”.

2. Instrucțiunea de atribuire concurrentă condițională de semnal *when - else*.

```

Nume-semnal <= expresie when expresie-booleană else
  ...
  expresie when expresie-booleană else
  expresie;


```

În acest caz o expresie booleană combină termeni booleani individuali folosind operatori implicați (*and, or, not*). Termenii booleani sunt de obicei variabile sau rezultate ale unor comparații făcute cu ajutorul operatorilor relaționali: = , /= (*inegalitate*), > , >= , < , <= (*mai mic sau egal*)

Instrucțiunea de atribuire condițională este implementată printr-un multiplexor care selectează una din expresiile sursă.

Circuitul rezultat pentru următoarea instrucțiune:

```
s <= a xor b when c = '1' else
not (a xor b);
```




Circuitul este cel generat inițial de utilitarul de sinteză, dar operatorul de egalitate va fi minimizat ulterior la o simplă conexiune, astfel încât semnalul c să controleze multiplexorul în mod direct.

Exemplul anterior reprezintă forma cea mai simplă a unei instrucțiuni de atribuire condițională, în care există o singură condiție testată. Un alt exemplu în care există două condiții testate este următorul:

```
z <= a when s0 = '1' else
b when s1 = '1' else
c;
```

Condițiile sunt evaluate în ordinea în care sunt scrise, fiind selectată pentru atribuire prima expresie a cărei condiție este adevărată. Aceasta echivalează din punct de vedere hardware cu o serie de multiplexoare cu două căi, prima condiție controlând multiplexorul cel mai apropiat de ieșire.

Circuitul rezultat pentru acest exemplu:



Pentru acest circuit, condițiile au fost deja optimizate, astfel încât semnalele s0 și s1 controlează multiplexoarele în mod direct. Din acest circuit se poate

observa că atunci când $s0$ este '1', este selectat semnalul a indiferent de valoarea semnalului $s1$. Dacă $s0$ este '0', atunci $s1$ selectează între intrările b și c .

Dacă există un număr mare de ramuri ale instrucțiunii, la implementare rezultă un șir lung de multiplexoare. De acest aspect trebuie să se țină cont la proiectare: cu cât o expresie sursă apare mai târziu în lista de selecție, cu atât semnalele din această expresie vor traversa mai multe multiplexoare în circuitul rezultat la sinteză.

Exemplu. Arhitectura detectorului de numere prime in care se folosește atribuirea concurentă condițională de semnal.

```
architecture prime3_arch of prime is
  signal T1, T2, T3, T4 : STD_LOGIC;
  begin
    T1 <= '1' when N(3)='0' and N(0)='1' else '0' ;
    T2 <= '1' when N(3)='0' and N(2)='0' and N(1)='1' else '0' ;
    T3 <= '1' when N(2)='0' and N(1)='1' and N(0)='1' else '0' ;
    T4 <= '1' when N(2)='1' and N(1)='0' and N(0)='1' else '0' ;
    F <= T1 or T2 or T3 or T4;
  end prime3_arch;
```

Comparația unui bit de tip *std_logic* cum ar fi $N(3)$ se face in funcție de caracterele literale '1' sau '0', iar rezultatul returnat este de tip boolean.

Rezultatul acestor comparații se combină într-o expresie booleană plasată între cuvintele cheie *when*, *else*. Clauza *else* este obligatorie deoarece setul de condiții dintr-o expresie trebuie să acopere toate combinațiile posibile.

3. Instrucțiunea de atribuire concurentă selectivă de semnal:

with expresie **select**

```
    nume-semnal <= valoare-semnal when opțiuni,
    valoare-semnal when opțiuni,
    ...
    valoare-semnal when opțiuni;
```

In acest tip de instrucțiune, se evaluează expresia dată, iar cand una dintre valori se potrivește cu una dintre opțiuni (*choices*) atunci identificatorului *nume-semnal* i se va atribui valoarea corespunzătoare *valoare-semnal*. Opțiunea corespunzătoare fiecărei clauze *when* poate să fie o singură valoare sau o listă de valori separate între ele prin bara verticală (|). Cuvantul cheie *others* poate fi folosit împreună cu ultima clauză *when* pentru a acoperii toate valorile pe care le poate lua expresia de evaluare.

Această instrucțiune este echivalentă funcțional cu instrucțiunea secvențială *case*.

Exemplu. Arhitectura detectorului de numere prime in care se folosește atribuirea concurentă selectivă de semnal. Toate opțiunile pentru care F ia valoarea

'1' ar fi putut fi scrise folosind o singură clauză *when*, dar pentru o înțelegere mai bună s-au folosit mai multe clauze.

```
architecture prime4_arch of prime is
begin
    with N select
        F <= `1` when "0001" | "0010" | "0011",
            `1` when "0101" | "0111",
            `1` when "1011" | "1101",
            `0` when others ;
end prime4_arch;
```

Exemple.

1. Poarta SAU EXCLUSIV cu două intrări. În arhitectură se utilizează o instrucțiune de atribuire condițională.

```
library ieee;
use ieee.std_logic_1164.all;
entity xor2 is
    port (a, b: in std_logic;
          x: out std_logic);
end xor2;
architecture arh1_xor2 of xor2 is
begin
    x <= '0' when a = b else
        '1';
end arh1_xor2;
```

2. Definirea porții SAU EXCLUSIV cu două intrări, în cadrul arhitecturii se utilizează o instrucțiune de atribuire selectivă.

```
library ieee;
use ieee.std_logic_1164.all;
entity xor2 is
    port (a, b: in std_logic;
          x: out std_logic);
end xor2;
architecture arh_xor2 of xor2 is
    signal tmp: std_logic_vector (1 downto 0);
begin
    tmp <= a & b;
    with tmp select
    x <= '0' when "00",
        '1' when "01",
        '1' when "10",
        '0' when "11";
```

end arh_xor2;

Proiectare comportamentală (secvențială)

Nu întotdeauna este posibil să descriem direct comportarea unui circuit logic prin utilizarea unei instrucțiuni concurente. Pentru majoritatea descrierilor comportamentale este necesară folosirea unor elemente suplimentare de limbaj.

Instrucțiunile secvențiale se utilizează în procese, funcții și proceduri.

1. Un element de descriere comportamentală cheie este **procesul**. Un proces (*process*) este o colecție de instrucțiuni secvențiale care se execută în paralel cu alte instrucțiuni concurente și cu alte procese.

Instrucțiunea *process* are următoarea sintaxă:

process (nume-semnal, nume-semnal, ..., nume-semnal)

declarații de tipuri

declarații de variabile

declarații de constante

definiții de funcții

definiții de proceduri

begin

instrucțiune-secvențială

....

instrucțiune-secvențială

end process;

Într-un proces sunt vizibile numai tipurile, semnalele, constantele, funcțiile și procedurile care fac parte din aceeași arhitectură cu procesul, însă toate aceste elemente cu excepția semnalelor pot fi definite și local în proces.

În cadrul unui proces, variabilele au rolul de a păstra stări, ele nu sunt vizibile în afara procesului. În funcție de modul de utilizare, o variabilă poate genera sau nu un semnal corespunzător într-o implementare fizică a circuitului modelat.

Sintaxa *VHDL* pentru definirea unei variabile :

variable *nume-variabile* : *tip-variabile* ;

Semnalele care se află în paranteze alături de cuvântul cheie *process*, determină dacă procesul rulează sau dacă este suspendat, această listă de semnale poartă numele de listă de sensibilitate.

Presupunem că un proces este suspendat inițial. Dacă unul dintre semnalele aflate în lista de sensibilitate își schimbă valoarea, procesul intră în execuție, începând cu prima instrucțiune și până la ultima. Dacă valoarea oricărui semnal din lista de sensibilitate se modifică datorită execuției procesului, acesta se execută din nou. Astfel procesul va rula până în momentul în care nici unul dintre semnale nu și mai schimbă valoarea. Toate evenimentele din cadrul unui proces au loc, în cadrul unei simulări într-un “timp de simulare” egal cu zero.

Un proces descris corect în *VHDL* se va suspenda după una sau mai multe rulări, trebuie să se evite modelarea proceselor care nu se suspendă niciodată. Lista de sensibilitate este opțională, procesele care nu au listă de sensibilitate încep să ruleze în cadrul simulării la momentul zero, aceste procese sunt utile pentru modelarea *test bench*-urilor.

Limbajul *VHDL* are câteva tipuri de instrucțiuni secvențiale.

1. **Atribuirea secvențială de semnal** (sequential signal-assignment):

nume-semnal <= *expresie* ;

Instrucțiunea are aceeași sintaxă ca și varianta concurentă, dar se utilizează doar în interiorul procesului, și nu în arhitectură.

2. **Atribuirea secvențială de variabilă:**

nume-variabilă := *expresie* ;

Exemplu. Arhitectura detectorului de numere prime rescrisă ca proces.

```
architecture prime5_arch of prime is  
  begin  
    process (N)  
      variable T1, T2, T3, T4 : STD_LOGIC;  
      begin  
        T1 := not N(3) and N(0) ;  
        T2 := not N(3) and not N(2) and N(1) ;  
        T3 := not N(2) and N(1) and N(0) ;  
        T4 := N(2) and not N(1) and N(0) ;  
        F <= T1 or T2 or T3 or T4;  
      end process ;  
    end prime5_arch;
```

În cadrul acestei arhitecturi (*prime5_arch*) există doar o singură instrucțiune concurentă, aceasta este instrucțiunea *process*. În lista de sensibilitate a procesului apare intrarea *N*, iar în cadrul procesului se definesc variabile, definirea de semnale nu este permisă. Ieșirile porților AND trebuie definite ca variabile, deoarece definițiile de semnale nu sunt acceptate într-un proces.

3. **Instrucțiunea if**

Sintaxa:

a) **if** expresie-booleană **then** instrucțiune secvențială
end if;

Expresia booleană este testată și, dacă ea este adevărată (TRUE), se va executa o instrucțiune secvențială.

b) **if** expresie-booleană **then** instrucțiune secvențială ;
else instrucțiune secvențială ;
end if;

În această formă se mai adaugă și clauza *else* urmată de o altă instrucțiune secvențială care se execută în cazul în care expresia testată este falsă (nu se verifică).

- c) **if** expresie-booleană **then** instrucțiune secvențială ;
elsif expresie-booleană **then** instrucțiune secvențială ;
...
elsif expresie-booleană **then** instrucțiune secvențială ;
end if;

- d) **if** expresie-booleană **then** instrucțiune secvențială ;
elsif expresie-booleană **then** instrucțiune secvențială ;
...
elsif expresie-booleană **then** instrucțiune secvențială ;
else instrucțiune secvențială ;
end if;

În aceste forme se introduce cuvântul cheie *elsif*. O instrucțiune secvențială condiționată de clauza *elsif* se execută dacă expresia booleană căreia i s-a aplicat aceasta este adevărată și toate expresiile precedente sunt false. Instrucțiunea secvențială corespunzătoare clauzei finale *else* se execută dacă toate expresiile booleene precedente au fost false.

Exemplu. Codul VHDL pentru detectorului de numere prime folosindu-se instrucțiunea *if*.

```
library IEEE;  
use IEEE.std_logic_1164.all;  
use IEEE.numeric_std.all;  
entity prime is  
    port ( N: in STD_LOGIC_VECTOR (3 downto 0);  
          F: out STD_LOGIC) ;  
end prime;  
architecture prime6_arch of prime is  
    begin  
        process (N)  
            variable NI : INTEGER;  
            begin  
                NI := to_integer(unsigned (N));  
                if NI=1 or NI=2 or NI=3 or NI=5 or NI=7 or NI=11 or NI=13 then F<='1' ;  
                else F <= '0' ;  
                end if ;  
            end process ;  
        end prime6_arch;
```

În acest caz se folosește o variabilă *NI* pentru a păstra valoarea întregă (de tip integer) rezultată în urma convertirii intrării *N*.

4. *Instrucțiunea case*

Se folosește când trebuie aleasă o singură alternativă din multitudinea de alternative oferite de valorile pe care le poate lua un semnal sau o expresie.

Sintaxa instrucțiunii *case*:

```
case expresie is
    when opțiuni => instrucțiuni-secvențiale ;
    ...
    when opțiuni => instrucțiuni-secvențiale ;
end case ;
```

Această instrucțiune evaluează o expresie dată, alege valoarea care se potrivește din una din opțiuni (*choices*) și execută instrucțiunea secvențială corespunzătoare.

Opțiunile (*choices*) sunt reprezentate de o singură valoare sau de un set de valori separate prin bare verticale (|), aceste opțiuni trebuie să se excludă una pe cealaltă și trebuie să includă toate valorile posibile ale expresiei evaluate, altfel se folosește clauza *others*.

Exemplu. Arhitectura pentru detectorul de numere prime, folosind instrucțiunea *case*.

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity prime is
    port ( N: in STD_LOGIC_VECTOR (3 downto 0);
          F: out STD_LOGIC) ;
end prime;

architecture prime7_arch of prime is
begin
    process (N)
    begin
        case to_integer(unsigned (N)) is
            when 1 => F <= '1' ;
            when 2 => F <= '1' ;
            when 3 | 5 | 7 | 11 | 13 => F <= '1' ;
            when others => F <= '0' ;
        end case ;
    end process ;
end prime7_arch;
```

5. *Instrucțiunile for loop, while loop și loop*

Se utilizează pentru a îndeplini mai multe iterații în procese, funcții și proceduri.

Sintaxa:

a) for identificator **in** domeniu **loop**

instrucțiune-secvențială;

...

instrucțiune-secvențială;

end loop;

Variabila *identificator* se declară implicit și este de același tip cu domeniul (*range*), pe care îl parcurge de la stânga la dreapta câte o valoare la fiecare iterație.

Domeniul (*range*) poate fi:

5 downto 0

0 to 5

În limbajul VHDL, instrucțiunea *loop* are mai multe particularități, care o deosebesc de alte limbaje de programare. În unele limbaje de programare, identificatorului din interiorul ciclului *i* se poate atribui o valoare oarecare. În limbajul VHDL acest lucru nu este posibil.

O altă particularitate este faptul că identificatorul este declarat doar în interiorul instrucțiunii *for loop* și nu este necesară declararea explicită a lui în proces, funcție sau procedură. Din această cauză identificatorul nu poate fi utilizat în calitate de valoare returnată în funcții și proceduri. Dacă în interiorul procedurii, dar în afara ciclului *loop*, există o altă variabilă cu același nume, ea este tratată ca o variabilă aparte.

process (i)

begin

...

x <= i+1; -- x este un semnal

...

for i in 1 to 10 loop

q(i) := a; -- q este o variabilă

end loop;

...

end process;

Exemplu. Un generator al bitului de paritate pentru un cuvânt binar de 10 biți, utilizând instrucțiunea **for-loop**.

library ieee;

use ieee.std_logic_1164.all;

entity parity10 **is**

port (D: in std_logic_vector(0 to 9);

ODD: out std_logic);

constant WIDTH: integer := 10;

end parity10;

```

architecture par of parity10 is
  begin
    process (D)
      variable x: Boolean;
      begin
        x := false;
        for i in 0 to D'length - 1 loop -- se utilizează atributul length
          if D(i) = '1' then
            x := not x;
          end if;
        end loop;
        if x then
          ODD <= '1';
        else
          ODD <= '0';
        end if;
      end process;
    end par;

```

Programul va genera bitul de imparitate, dacă variabila x va primi inițial valoarea TRUE.

b) while expresie-booleană **loop**
 instrucțiune-secvențială;
 . . .
 instrucțiune-secvențială;
end loop;

În acest tip de instrucțiune expresia booleană este testată înaintea de fiecare iterație, iar bucla se execută numai dacă valoarea expresiei este adevărată.

Instrucțiunea se folosește pentru descrierea proceselor secvențiale în programe speciale de generare a stimulilor de intrare, numite test-bench. Nu se recomandă utilizarea ei în programele de descriere a circuitelor, deoarece compilatorul nu întotdeauna poate sintetiza instrucțiunea.

Exemplu. Generator al semnalului de ceas, care poate fi utilizat într-un test-bench. Semnalul de ceas se va genera până când fanioanele *error_flag* sau *done* nu vor fi egale cu 1.

```

process
  begin
    while error_flag /= '1' and done /= '1' loop
      Clock <= not Clock;

```

```
    wait for CLK_PERIOD/2;
end loop;
end process;
```

c) **loop** -- ciclu infinit, se utilizează cu instr. next sau exit
instrucțiune-secvențială;
...
instrucțiune-secvențială;
end loop;

La fel ca și instrucțiunea while-loop nu poate fi sintetizată.

6. Instrucțiunile *exit* și *next*

Sunt instrucțiuni secvențiale care se pot executa în cadrul unei instrucțiuni *loop*.

Instrucțiunea *exit* transferă comanda către instrucțiunea ce urmează imediat după sfârșitul buclei. Poate fi utilizată pentru toate tipurile de instrucțiuni *loop*.

Poate fi:

- necondițională: *exit*
- condițională: *exit when*

Sintaxa:

```
exit [ label ] [ when condition ] ;
```

Exemplu. Generator al semnalului de ceas, care poate fi utilizat într-un test-bench în care se folosește instrucțiunea *exit*.

```
process
  begin
    loop
      Clock <= not Clock;
      wait for CLK_PERIOD/2;
      if done = '1' or error_flag = '1' then
        exit;
      end if;
    end loop;
  end process;
```

Exemplu. Utilizarea instrucțiunii condiționale *exit*.

```
L2: loop
  A:=A+1;
exit L2 when A>10;
end loop L2;
```

Instrucțiunea *next* face ca toate instrucțiunile rămase până la sfârșitul buclei să fie ocolite și să înceapă o nouă execuție a buclei.

Sintaxa:

```
next [ label ] [ when condition ] ;
```

Exemplu. Un numărător de unități pentru cuvinte binare de 16 biți.

```
library ieee;  
use ieee.numeric_bit.all;  
entity count_ones is  
  port (v: in bit_vector (15 downto 0);  
        count: out signed (3 downto 0));  
end count_ones;  
architecture functional of count_ones is  
begin  
  process (v)  
    variable result: signed (3 downto 0);  
    begin  
      result := (others => '0');  
      for i in v'range loop  
        next when v(i) = '0';  
        result := result + 1;  
      end loop;  
      count <= result;  
    end process;  
end functional;
```

7. Instrucțiunea *wait*

În locul unei liste de sensibilitate, un proces poate conține o instrucțiune *wait*. Utilizarea unei instrucțiuni *wait* are două scopuri:

- Suspendarea execuției unui proces;
- Specificarea condiției care va determina activarea procesului suspendat.

La întâlnirea unei instrucțiuni *wait*, procesul în care apare această instrucțiune este suspendat. Atunci când se îndeplinește condiția specificată în cadrul instrucțiunii *wait*, procesul este activat și se execută instrucțiunile acestuia până când se întâlnește din nou instrucțiunea *wait*.

Limbajul VHDL permite ca un proces să conțină mai multe instrucțiuni *wait*. Atunci când se utilizează pentru modelarea logicii combinaționale în vederea sintezei, un proces poate conține însă o singură instrucțiune *wait*.

Dacă un proces conține o instrucțiune *wait*, acesta nu poate conține o listă de sensibilitate. Formele instrucțiunii *wait*:

- **wait on** *listă_de_sensibilitate*. Procesul se execută când apare o modificare a valorii semnalelor din lista de sensibilitate; Exemplu: **wait on** a,b;

- **wait until** *expresie_condițională*; Procesul se suspendă până când condiția specificată devine adevărată datorită modificării unuia din semnalele care apar în expresia condițională. Dacă nici un semnal din această expresie nu se modifică,

procesul nu va fi activat, chiar dacă expresia condițională este adevărată. Exemplu:
wait until ((x*y)<100);

- **wait for** *expresie_de_timp*. Permite suspendarea execuției unui proces pentru un timp specificat, de exemplu: **wait for** 10 ns;

Exemplele următoare prezintă mai multe forme ale instrucțiunii wait until:

wait until *semnal* = *valoare*;

wait until *semnal*'event and *semnal* = *valoare*;

wait until not *semnal*'stable and *semnal* = *valoare*;

unde *semnal* este numele unui semnal, iar *valoare* este valoarea care se testează. Dacă semnalul este de tip bit, atunci pentru valoarea '1' se așteaptă frontul crescător al semnalului, iar pentru '0' frontul descrescător.

Instrucțiunea wait until se poate utiliza pentru implementarea unei funcționări sincrone. În mod obișnuit, semnalul testat este un semnal de ceas. De exemplu, așteptarea frontului crescător al unui semnal de ceas se poate exprima în următoarele moduri:

wait until clk = '1';

wait until clk'event and clk = '1';

Pentru descrierile destinate sintezei, instrucțiunea wait until trebuie să fie prima din cadrul procesului. Din această cauză, logica sincronă descrisă cu o instrucțiune wait until nu poate fi resetată în mod asincron.

Exemplu. Implementarea unui circuit cu resetare sincronă, utilizând instrucțiunile **wait** și **loop**. Semnalul RESET trebuie verificat imediat după fiecare instrucțiune **wait**.

process

begin

RESET_LOOP: **loop**

wait until CLOCK'event and CLOCK = '1';

next RESET_LOOP **when** (RESET = '1');

X <= A;

wait until CLOCK'event and CLOCK = '1';

next RESET_LOOP **when** (RESET = '1');

Y <= B;

end loop RESET_LOOP;

end process;

Exemplu. Utilizarea procesului cu listă de sensibilitate și fără listă de sensibilitate, dar cu instrucțiunea wait.


```

PROCESS (clk)
    VARIABLE last_clk : std_logic := 'X';
BEGIN
    IF (clk /= last_clk ) AND (clk = '1') THEN
        q <= din AFTER 25 ns;
    END IF;

    last_clk := clk;

END PROCESS;
PROCESS
    VARIABLE last_clk : std_logic := 'X';
BEGIN
    IF (clk /= last_clk ) AND (clk = '1') THEN
        q <= din AFTER 25 ns;
    END IF;

    last_clk := clk;

    WAIT ON clk;
END PROCESS;

```

Instrucțiunea wait este situată la sfârșitul procesului pentru a permite instrucțiunilor din proces de a fi executate o dată.

Sinteza circuitelor modelate cu limbajul VHDL

Limbajul VHDL a fost mai întâi dezvoltat ca limbaj de descriere și simulare a circuitelor și abia mai târziu acest limbaj a fost adaptat pentru sinteză. Astfel că limbajul are multe caracteristici și construcții care nu pot fi sintetizate.

Recomandări pentru sinteză:

- Structurile de control seriale de tipul *if-elsif-elsif-else* pot fi sintetizate sub forma unui lanț serial de porți logice, ceea ce favorizează întârzierile, astfel că în acest caz este mai bine să se folosească instrucțiunile de selecție *case* sau *with* dacă condițiile se exclud reciproc.
- În cazul în care se folosesc instrucțiuni condiționale în cadrul unui proces, dacă pentru o anumită combinație a intrărilor se omite specificarea valori pe care trebuie să o ia ieșirea, compilatorul va crea un latch (bistabil) la ieșire care să poată păstra vechea valoare a semnalului de ieșire care altfel ar trebui să se schimbe. În general generarea unui astfel de latch nu este dorită.
- Instrucțiunile de ciclare creează în general copii multiple ale logicii combinaționale descrise în cadrul instrucțiunii. Dacă se dorește folosirea unei singure astfel copii a logicii combinaționale într-o secvență de pași atunci trebuie să se proiecteze un circuit secvențial.

Definirea întârzierilor

Fără specificarea întârzierilor, modelarea circuitului are lor într-un timp de simulare egal cu zero.

Limbajul VHDL permite modelarea întârzierilor.

Unul dintre cuvintele cheie care permit introducerea întârzierilor este *after* care poate fi asociat cu orice tip de atribuire de semnal (secvențială, concurențială, condițională și selectată).

Arhitectura porți logice interdicție (*BUT-NOT*), poate fi rescrisă după cum urmează:

```
Z <= '1' after 4ns when X = '1' and Y = '0' else '0' after 3 ns;
```

Această poartă este astfel modelată încât semnalul de ieșire față de cel de intrare va avea o întârziere de 4ns la tranziția din 0 în 1 și 3ns la tranziția din 1 în 0. O altă instrucțiune care invocă dimensiunea timp este instrucțiunea secvențială *wait*. Aceasta poate fi folosită pentru a suspenda executarea unui proces pentru o anumită perioadă de timp.

Aceste două instrucțiuni care invocă dimensiunea timp nu sunt sintetizabile, ele sunt utile însă la modelarea test-bench-urilor.

Exemplu. Programul, numit *test-bench*, care folosește instrucțiunea *wait* pentru a genera formele de undă simulate necesare la testarea funcționării porții logice interdicție.


```
entity BUT_NOT_TB is
end BUT_NOT_TB ;
architecture BUT_NOT_TB_arch of BUT_NO_TB is
  component BUT_NOT port (X,Y : in BIT ; Z : out BIT) ; end
component ;
  signal XI, YI, ZI : BIT ;
  begin
    U1 : BUT_NOT port map (XI, YI, ZI) ;
    process
    begin
      XI <= `0` ; YI <= `0` ;
      wait for 10 ns ;
      XI <= `0` ; YI <= `1` ;
      wait for 10 ns ;
      XI <= `1` ; YI <= `0` ;
      wait for 10 ns ;
      XI <= `1` ; YI <= `1` ;
      wait ; -- suspendă procesul pentru un timp nedeterminat
    end process ;
  end BUT_NOT_TB_arch ;
```

Descrierea circuitelor combinaționale în VHDL

Multiplexoare

Multiplexorul este un comutator digital care transmite la ieșire datele de la una dintre cele n surse de la intrare.


Mux 2 → 1



Program VHDL bazat pe flux de date:

```
library IEEE;
use IEEE.std_logic_1164.all;
entity mux2_1 is
port (s: in std_logic;
      D1,D0 : in std_logic;
      Q : out std_logic);
end mux2_1;
architecture mux2_1_arch of mux2_1 is
begin
Q <= D1 when (s = '1') else D0;
end mux2_1_arch;
```


Mux 4 → 1 (8biti pe linie)



Program VHDL bazat pe flux de date, utilizând instrucțiunea *select*

```
library IEEE;
use IEEE.std_logic_1164.all;
entity mux4in8b is
port(
s: in std_logic_vector (1 downto 0);
D3, D2, D1, D0: in std_logic_vector(1 to 8);
Q: out std_logic_vector(1 to 8) );
end mux4in8b;
architecture mux4in8b_arch of mux4in8b is
begin
with S select Q <=
D0 when "00",
D1 when "01",
D2 when "10",
D3 when "11",
(others => 'U' ) when others; -- creaza un
--vector de 8 biti din `U`, valoare
-- neinitializata
end mux4in8b_arch;
```

Mux 4 → 1 (8biti pe linie)



**Program VHDL
comportamental**


```

library IEEE;
use IEEE.std_logic_1164.all;
entity mux4in8b is
port( S: in std_logic_vector (1 downto 0);
      D3, D2, D1, D0: in std_logic_vector(1 to 8);
      Q: out std_logic_vector(1 to 8) );
end mux4in8b;
architecture mux4in8b_arch of mux4in8b is
begin
process (S, D3, D2, D1, D0)
begin
case S is
when "00" => Q <= D0;
when "01" => Q <= D1;
when "10" => Q <= D2;
when "11" => Q <= D3;
when others => Q <= (others =>'U') ;
end case;
end process;
end mux4in8b_arch;

```

Multiplexor specializat care selectează una din cele patru magistrale de intrare de 18 biți **A**, **B**, **C** și **D**, pentru a comanda o magistrală de ieșire de 18 biți **Q**.

Mux 4 → 1 (18biti pe linie)



S2	S1	S0	Q
0	0	0	A
0	0	1	B
0	1	0	A
0	1	1	C
1	0	0	A
1	0	1	D
1	1	0	A
1	1	1	B

```


library IEEE; -- comportamental
use IEEE.std_logic_1164.all;
entity mux4in18 is
port( S: in std_logic_vector (2 downto 0);
      A, B, C, D: in std_logic_vector(1 to 18);
      Q: out std_logic_vector(1 to 18) );
end mux4in18;
architecture mux4in18b_arch of mux4in18 is
begin
process (S, A, B, C, D)
-- variable i : INTEGER;
begin
case S is
when "000"|"010"|"100"|"110" => Q <= A;
when "001"|"111" => Q <= B;
when "011" => Q <= C;
-- when "101" => Q <= D;
when others => Q <= (others =>'U') ;
end case;
end process;
end mux4in18b_arch;

```

Decodificatoare

Decodificatorul este un circuit care activează o singură ieșire din 2^n posibile, corespunzător codului binar aplicat la cele n intrări.

DC 3 → 8



Program VHDL comportamental pentru un decodificator 3→8 cu intrări active pe 0.

```
library IEEE;
use IEEE.std_logic_1164.all;
entity dec3to8 is
port ( S: in std_logic_vector (2 downto 0); --intrari de selectare
      EN: in std_logic; -- enable
      Y: out std_logic_vector (7 downto 0)); -- iesirile sunt active pe zero
end dec3to8;
architecture dec3to8_arch of dec3to8 is
begin
process (S,EN)
begin
y <= "11111111";
```

```

if (en = '1') then
  case S is
when "000" => Y(0) <= '0';
when "001" => Y(1) <= '0';
when "010" => Y(2) <= '0';
when "011" => Y(3) <= '0';
when "100" => Y(4) <= '0';
when "101" => Y(5) <= '0';
when "110" => Y(6) <= '0';
when "111" => Y(7) <= '0';
when others => null;
  end case;
end if;
end process;
end dec3to8_arch ;

```

În cazul în care vreuneia dintre ieșiri nu i se atribuie nici o valoare, sintetizatorul va presupune ca ieșirea respectivă trebuie să-și păstreze valoarea curentă și astfel se va genera un latch pentru ieșirea respectivă, cea ce înseamnă a irosi din resursele cipului în care urmează a fi implementat modelul și de asemenea întârzieri în plus.

Un program VHDL comportamental mai flexibil care nu include tabelul de adevăr în cod:

```

library IEEE;
use IEEE.std_logic_1164.all;
USE ieee.numeric_std.ALL;
entity dec3to8 is
port ( S: in std_logic_vector (2 downto 0); --intrari de selectare
      EN: in std_logic; -- enable
      Y: out std_logic_vector (7 downto 0)); -- iesirile sunt active pe zero
end dec3to8;
architecture dec3to8_comp of dec3to8 is
begin
  process (S,EN)
    variable i : INTEGER range 0 to 7;
    begin
      Y <= "11111111";
      if (EN = '1') then
        for i in 0 to 7 loop
          if i = to_integer(unsigned(S)) then Y(i) <= '0' ;
        end if;
      end loop;
    end if;
  end process;

```

```
    end process;  
end dec3to8_comp ;
```

```
library IEEE;  
use IEEE.std_logic_1164.all;  
USE ieee.numeric_std.ALL;  
entity dec3to8 is  
port ( S: in std_logic_vector (2 downto 0); --intrari de selectare  
      EN: in std_logic; -- enable  
      Y: out std_logic_vector (7 downto 0)); -- iesirile sunt active pe zero  
end dec3to8;  
architecture dec3to8_comp of dec3to8 is  
begin  
    process (S,EN)  
    begin  
        Y <= "11111111";  
        if (EN = '1') then  
            Y(to_integer(unsigned(S))) <= '0';  
        end if;  
    end process;  
end dec3to8_comp ;
```

```
library IEEE;  
use IEEE.std_logic_1164.all;  
USE ieee.numeric_std.ALL;  
entity dec3to8 is  
port ( S: in std_logic_vector (2 downto 0); --intrari de selectare  
      EN: in std_logic; -- enable  
      Y: out std_logic_vector (7 downto 0)); -- iesirile sunt active pe zero  
end dec3to8;  
architecture dec3to8_comp of dec3to8 is  
begin  
    process (S,EN)  
        variable i :INTEGER;  
    begin  
  
        Y <= "11111111";  
        if (EN = '1') then  
            i := to_integer(unsigned(S));  
            Y(i) <= '0';  
        end if;  
    end process;  
end dec3to8_comp ;
```

Acest program poate fi adaptat cu mai multă ușurință pentru a realiza decodare binare de orice dimensiuni.

O altă variantă de cod VHDL pentru decodificator, de data aceasta bazat pe conceptul de flux de date:

```


library IEEE;
use IEEE.std_logic_1164.all;
entity dec3to8_alt is
  port (S: in std_logic_vector(2 downto 0);
    En: in std_logic;
    Y_L: out std_logic_vector(0 to 7));
end dec3to8_alt;
architecture dec3to8_alt of dec3to8_alt is
  signal YI : STD_LOGIC_VECTOR (0 to 7);
begin
  with S select YI <=
    "01111111" when "000" ,
    "10111111" when "001" ,
    "11011111" when "010" ,
    "11101111" when "011" ,
    "11110111" when "100" ,
    "11111011" when "101" ,
    "11111101" when "110" ,
    "11111110" when "111" ,
    "11111111" when others;
    Y_L <= YI when En='1' else "11111111";
end dec3to8_alt;

```

Codificatoare

Un codificator binar cu 2^n intrări și n ieșiri va genera la ieșire un cuvânt de cod la ieșire când se va activa o linie la intrare.

Codificator binar



Program VHDL bazat pe flux de date

```

library IEEE;
use IEEE.std_logic_1164.all;
entity CD is port (
  X : in std_logic_vector (7 downto 0);
  Y : out std_logic_vector (2 downto 0));
end CD;
architecture CD_arch of CD is
begin
  Y <=
    "000" when X(0)='1' else
    "001" when X(1)='1' else
    "010" when X(2)='1' else
    "011" when X(3)='1' else
    "100" when X(4)='1' else

```



```

        "101" when X(5)='1' else
        "110" when X(6)='1' else
        "111" when X(7)='1' else
        "000";
    end CD_arch;

```

Un codificator prioritar poate avea la intrare mai multe linii activate. El va genera la ieșire un cuvânt de cod care corespunde liniei activate cu prioritatea cea mai mare.

Pentru descrierea unui codificator prioritar se va folosi construcția VHDL *if-then-else* care descrie cel mai bine o ierarhie de priorități. Această construcție se utilizează doar în procese, deci descrierea este comportamentală.

```

library IEEE;
use IEEE.std_logic_1164.all;
entity CD_PR is port (
    X : in std_logic_vector (7 downto 0);
    Y : out std_logic_vector (2 downto 0));
end CD_PR;
architecture CD_PR_arch of CD_PR is
begin
process(X)
begin
    Y <= "000";
    if X(7)='1' then Y <= "111";
    elsif X(6)='1' then Y <= "110";
    elsif X(5)='1' then Y <= "101";
    elsif X(4)='1' then Y <= "100";
    elsif X(3)='1' then Y <= "011";
    elsif X(2)='1' then Y <= "010";
    elsif X(1)='1' then Y <= "001";
    elsif X(0)='1' then Y <= "000";
    end if;
end process;
end CD_PR_arch;

```

Deoarece toate instrucțiunile în interiorul unui process se execută secvențial, prioritatea cea mai mare o are prima instrucțiune. Astfel intrarea X(7) are prioritatea cea mai mare.

Sumatoare binare

Sumator cu transport succesiv pe 8 biți.

Expresiile logice pentru un sumator complet de 1 bit:

$$S = a \oplus b \oplus c_{in}$$

$$C_{out} = a \cdot b + c_{in} \cdot (a + b)$$

Pentru descrierea sumatorului se folosește instrucțiunea **loop** cu ajutorul căreia se generează logica specifică sumatorului.

În cod se definește un semnal temporar signal “*c: std_logic_vector(7 downto 0);*”, pentru a păstra valoarea semnalului carry care se propagă intern.

```
library IEEE;  
use IEEE.std_logic_1164.all;  
entity adder8 is port (  
    a,b: in std_logic_vector (7 downto 0); -- semnalele de intrare  
    cin: in std_logic; -- transport la intrare  
    sum: out std_logic_vector(8 downto 0); -- semnale de ieșire  
    cout: out std_logic); -- transport la ieșire  
end adder8;  
architecture adder8_arch of adder8 is  
    signal c: std_logic_vector(8 downto 0);  
    begin  
        process (a,b,cin,c)  
            begin  
                c(0) <= cin;  
                for i in 0 to 7 loop  
                    sum(i) <= a(i) xor b(i) xor c(i);  
                    c(i+1) <= (a(i) and b(i)) or (c(i) and (a(i) or b(i)));  
                end loop;  
                cout <= c(8);  
            end process;  
end adder8_arch;
```

În următorul exemplu se prezintă descrierea unui sumator cu transport succesiv în care se utilizează un generic *n*, care specifică dimensiunea sumatorului. În cadrul entității, acest generic este utilizat pentru definirea dimensiunii porturilor. În cadrul arhitecturii, genericul *n* este utilizat pentru specificarea domeniului buclei *for*.

```
library ieee;  
use ieee.std_logic_1164.all;  
entity add_succ is  
    generic (n: natural);  
    port (a, b: in std_logic_vector (n-1 downto 0);  
        cin: in std_logic;  
        s: out std_logic_vector (n-1 downto 0);  
        cout: out std_logic);  
end add_succ;  
architecture structural of add_succ is
```

```

begin
  process (a, b, cin)
    variable c: std_logic;
    begin
      c := cin;
      for i in 0 to n-1 loop
        s(i) <= a(i) xor b(i) xor c;
        c := (a(i) and b(i)) or (a(i) and c) or (b(i) and c);
      end loop;
      cout <= c;
    end process;
end structural;

```

În următorul exemplu se descrie un sumator pe 4 biți utilizând instrucțiuni concurente de asignare a semnalelor și instrucțiunea *for generate*. În acest exemplu, semnalul de transport *c* s-a transformat într-un vector. Fiecare bit de transport este un semnal separat, iar numărul de semnale necesare depinde de parametrul generic *n*. Dimensiunea vectorului este dată de parametrul generic, această dimensiune fiind mai mare cu 1 față de dimensiunea operanzilor care se adună pentru a furniza un transport de ieșire.

```

library ieee;
use ieee.std_logic_1164.all;
entity add_succ is
generic (n: natural := 4);
port (a, b: in std_logic_vector (n-1 downto 0);
      cin: in std_logic;
      s: out std_logic_vector (n-1 downto 0);
      cout: out std_logic);
end add_succ;
architecture structural of add_succ is
  signal c: std_logic_vector (n downto 0);
  begin
    c(0) <= cin;
    gen: for i in 0 to n-1 generate
      s(i) <= a(i) xor b(i) xor c(i);
      c(i+1) <= (a(i) and b(i)) or (a(i) and c(i)) or
        (b(i) and c(i));
    end generate;
    cout <= c(n);
  end structural;

```

O altă descriere a sumatorului folosește operatorii aritmetici. Acești operatori sunt aplicabili doar tipurilor reale, întregi și fizice. Ei nu pot fi aplicați tipurilor BIT_VECTOR și STD_LOGIC_VECTOR. Operatorii aritmetici sunt

definiți în pachetul IEEE.std_logic_arith. Acest pachet definește două tipuri tablou noi, SIGNED și UNSIGNED și un set de funcții de comparare pentru operanzii de tipurile INTEGER, SIGNED și UNSIGNED.

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;

entity adder is port (
  a,b: in unsigned (7 downto 0);
  c: in signed (7 downto 0);
  d: in std_logic_vector (7 downto 0);
  s: out unsigned (8 downto 0);
  t: out signed (8 downto 0);
  u: out signed (7 downto 0);
  v: out std_logic_vector(8 downto 0) );
end adder8;

architecture adder_arch of adder8 is
begin
  s <= ('0' & a) + ('0' & b);
  t <= a+c ;
  u <= c + signed (d) ;
  v <= c - unsigned (d) ;
end adder_arch;
```

Rezultatul *s* are 9 biți pentru a afla transportul rezultat. Operatorul de concatenare **&** este folosit pentru a extinde operanzii *a* și *b* astfel ca funcția de adunare să returneze bitul de transport în poziția MSB a rezultatului.

Lungimea unui rezultat este, în mod normal, egală cu cea mai mare dintre lungimile operanzilor. Însă când un operand UNSIGNED se combină cu un operand SIGNED sau INTEGER, lungimea acestui operand se mărește cu 1 pentru a include și un bit de semn 0, apoi se stabilește lungimea rezultatului. Astfel, rezultatul, *t*, are tot lungimea de 9 biți.

În mod normal, dacă vreunul dintre operanzi este de tipul SIGNED, rezultatul este SIGNED. La fel este și pentru tipul UNSIGNED. Dar dacă rezultatul se atribuie unui semnal sau unei variabile de tipul STD_LOGIC_VECTOR, atunci rezultatul SIGNED sau UNSIGNED se convertește în acel tip.

Rezultatul *u* este de tip SIGNED, de 8 biți. Intrarea *d* este convertită în SIGNED. În ultima instrucțiune *d* este convertit la UNSIGNED, fiind extins automat cu un bit și scăzut din *c*, rezultând *v*, de 9 biți.

Descrierea circuitelor secvențiale în VHDL

Semnalele generate la ieșirile unui circuit secvențial depind atât de semnalele de intrare, cât și de starea circuitului.

Starea prezentă a circuitului este determinată de o stare anterioară și de valorile semnalelor de intrare.

Circuitele secvențiale conțin elemente de memorare și circuite combinaționale.

Efectul de memorare se datorează unor legături inverse (bucle de reacție) prezente în schemele logice ale acestor circuite.


În cazul circuitelor secvențiale sincrone, modificarea stării se poate realiza la momente bine definite de timp sub controlul unui semnal de ceas. În cazul circuitelor secvențiale asincrone, modificarea stării poate fi cauzată de schimbarea aleatoare în timp a valorii unui semnal de intrare.

Comportamentul unui circuit asincron este mai puțin sigur, evoluția stării fiind influențată și de timpii de întârziere ai componentelor circuitului. Trecerea între două stări stabile se poate realiza printr-o succesiune de stări instabile, aleatoare.

Circuitele secvențiale sincrone sunt mai fiabile și au un comportament predictiv. Toate elementele de memorare ale unui circuit sincron își modifică simultan starea, ceea ce elimină apariția unor stări intermediare instabile. Prin testarea semnalelor de intrare la momente bine definite de timp se reduce influența întârzierilor și a eventualelor zgomote.

Bistabile

Descrierea unui bistabil sincron de tip D acționat pe nivelul semnalului de ceas (latch).



Tabelul de tranziție

D_t	Q_{t+1}	nQ_{t+1}
0	0	1
1	1	0

Program VHDL comportamental

```

library IEEE;
use IEEE.std_logic_1164.all;
entity D_latch is
  port (D, Clk : in std_logic;
         Q , nQ : out std_logic);
end entity D_latch;
architecture D_comp of D_latch is
  begin
    p0: process (Clk) is
      begin
        if (Clk = '1') then
          Q <= D;
          nQ <= not D;
        end if;
      end process p0;
    end architecture D_comp;
  
```

Pornind de la această descriere, compilatorul VHDL „deduce logic” un circuit latch, întrucât codul nu arată cum trebuie de procedat în cazul în care clk nu este 1. Bistabilul creat va păstra valoarea Q între apelările procesului.

În general, un compilator VHDL deduce un circuit latch pentru un semnal căruia i se atribuie o valoare în cadrul unei instrucțiuni *if* sau *case*, dacă nu se iau în considerație toate combinațiile de intrare.

Majoritatea schemelor digitale modelate cu VHDL sunt sisteme sincrone, realizate cu bistabile active pe front (flip-flop). Pentru descrierea comportării activate pe front se folosește atributul *event*. Atributul event poate fi atașat unei denumiri de semnal pentru ca valoarea rezultată să fie *true* dacă semnalul își schimbă valoarea și *false* în caz contrar.

Folosind atributul event putem crea un model de bistabil activ pe front. Construcția *if (clk`event)* întoarce valoarea true pe oricare front al semnalului de tact. Construcția *if (clk`event and clk=`1')* întoarce valoarea true doar pe frontul crescător al semnalului de tact.


Codul VHDL pentru un bistabil sincron de tip D acționat pe frontul crescător al semnalului de ceas cu intrare asincronă de resetare.

```
library IEEE;
use IEEE.std_logic_1164.all;
entity vdff is
port (D, Clk, Clr : in std_logic;
      Q , nQ : out std_logic);
end entity vdff;
architecture D_comp of vdff is
begin
p0: process (Clk, Clr) is
variable state: std_logic;
begin
    if clr='1' then Q <= '0'; nQ <= '1';
    elsif rising_edge(Clk) then
-- elsif (clk`event and clk = '1') then Q <= D; nQ <= not D; același efect
state := D;
    end if;
    Q <= state;
    nQ <= not state;
end process p0;
end architecture D_comp;
```

Procesul utilizat pentru descrierea bistabilului este sensibil numai la modificările semnalului de ceas clk. Tranziția semnalului de intrare *D* nu determină activarea procesului. În acest model intrarea asincronă de ștergere CLR este dominantă față de orice comportare determinată de semnalul de tact CLK, deci este prima evaluată în clauza „if”. Când CLR este negat, se evaluează clauza „elsif”.

Descrierea unui bistabil de Program comportamental

tip JK cu resetare asincronă



```

library ieee;
use ieee.std_logic_1164.all;
entity JK_FF is
port ( clk, J, K, clr: in std_logic;
        Q, Qn: out std_logic );
end JK_FF;
architecture behv of JK_FF is
    signal s: std_logic;
    signal x: std_logic_vector(1 downto 0);
begin
    x <= J & K; -- vector JK concatenat;
process (clk, clr) is
    begin
        if (clr = '1') then s <= '0';
        elsif (rising_edge(clk)) then
            case (x) is
when "11" => s <= not s;
when "10" => s <= '1';
when "01" => s <= '0';
when others => null;
            end case;
        end if;
    end process;
    Q <= s; --instrucțiuni concurente
    Qn <= not s;
end behv;

```

Funcția `rising_edge` este definită în pachetul `std_logic_1164`, având rolul de a detecta frontul crescător al unui semnal. Această funcție se poate utiliza în locul expresiei `(clk'event and clk = '1')`, dacă semnalul `clk` este de tip `std_logic`. În același pachet este definită și funcția `falling_edge`, care detectează fronturile descrescătoare ale semnalelor. Aceste funcții sunt preferate de către unii proiectanți deoarece la simulare funcția `rising_edge`, de exemplu, va asigura că tranziția este de la '0' la '1' și nu va ține cont de alte tranziții, cum este cea de la 'U' la '1'.


Descrierea unui bistabil de tip SR cu resetare și setare asincronă.

Program comportamental

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity SR_FF is
port ( S,R,CLK,clr,set: in std_logic;
        Q, nQ: out std_logic);

```



```

end SR-FF;
architecture SR_arch of SR-FF is
begin
  process (CLK,clr, set)
    variable x: std_logic;
  begin
    if (clr = '0') then
      x:= '0';
    elsif (set = '0') then
      x:= '1';
    elsif (CLK='1' and CLK'EVENT) then
      if( S='0' and R='0') then
        x:=x;
      elsif (S='1' and R='1') then
        x:='Z';
      elsif (S='0' and R='1') then
        x:='0';
      else
        x:='1';
      end if;
    end if;
  end process;
  Q<=x;
  nQ<=not x;
end SR_arch;

```

Registre

Descrierea unui registru de 8 biți. D și Q sunt vectori. Registrul are un semnal de validare a ceasului (ce).

```

library ieee;
use ieee.std_logic_1164.all;
entity reg8 is
  port (clk, ce: in std_logic;
        D: in std_logic_vector (7 downto 0);
        Q: out std_logic_vector (7 downto 0));
end reg8;
architecture reg8_arch of reg8 is
begin
  process (clk)
  begin
    if (clk'event and clk = '1') then

```



```

        if (ce = '1') then Q <= D;
        end if;
    end if;
end process;
end reg8_arch;

```

Registre de deplasare

Un registru de deplasare este un circuit secvențial care deplasează la stânga sau la dreapta conținutul registrului cu o poziție în fiecare ciclu de ceas. De obicei, intrările unui registru de deplasare sunt reprezentate de semnalul de ceas, o intrare serială de date, un semnal de setare/resetare sincronă sau asincronă și un semnal de validare a ceasului. În plus, un registru de deplasare poate avea semnale de control și de date pentru încărcarea paralelă sincronă sau asincronă. Datele de ieșire ale unui registru de deplasare pot fi accesate fie serial, atunci când este accesibil numai conținutul ultimului bistabil pentru restul circuitului, fie în paralel, atunci când este accesibil conținutul mai multor bistabile.

Utilitarele de sinteză ale diferitor firme conțin resurse dedicate (ex. primitivele SRL16 și SRL32, XILINX) care permit o implementare eficientă a registrelor de deplasare fără utilizarea unor bistabile suplimentare. Totuși, aceste resurse permit numai operații de deplasare la stânga și au un număr limitat de semnale de intrare/ieșire: ceas, validarea ceasului, intrare serială de date și ieșirea sincronă.

Există mai multe posibilități pentru descrierea registrelor de deplasare în limbajul VHDL:

- Utilizarea operatorului de concatenare: reg <= reg (6 downto 0) & SI;
- Utilizarea construcțiilor for loop;
- Utilizarea operatorilor de deplasare predefiniți (sll, srl, sla, sra).

Descrierea unui registru de deplasare la stânga de 8 biți cu semnale de validare a ceasului, intrare serială și ieșire serială. Pentru descrierea registrului de deplasare se utilizează o construcție for loop.

```

library ieee;
use ieee.std_logic_1164.all;
entity reg8_depl is
    port (clk, ce, si: in std_logic;
          so: out std_logic);
end reg8_depl;
architecture reg_depl of reg8_depl is
    signal tmp: std_logic_vector (7 downto 0);
    begin
        process (clk)
            begin
                if (clk'event and clk = '1') then
                    if (ce = '1') then
                        for i in 0 to 6 loop
                            tmp(i+1) <= tmp(i);

```

```

        end loop;
        tmp(0) <= si;
    end if;
end if;
end process;
so <= tmp(7);
end reg_depl;

```

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_bit.all;
entity test is
port(clk,il,ir :in bit;
s :in bit_vector(1 downto 0);
i : in bit_vector(3 downto 0);
q : out bit_vector(3 downto 0));
end test;
architecture beh2 of test is
signal qtmp: bit_vector(5 downto 0);
begin
process(clk)
begin
if (clk = '1' and clk'event) then
case s is
when "00" => qtmp <= qtmp;
when "01" => qtmp <=il&i&ir;
when "10" => qtmp <= (il&qtmp(4 downto 1)&ir) sll 1;
when "11" => qtmp<= (il&qtmp(4 downto 1)&ir) srl 1 ;
when others => null;
end case;
end if;
end process;
q<=qtmp(4 downto 1);
end beh2;

```

Numărătoare

Descriea unui numărător de 3 biți.

```

library ieee;
use ieee.std_logic_1164.all;
entity num3 is
port (clk: in std_logic;

```

```

        num: out integer range 0 to 7);
end num3;
architecture num3_integer of num3 is
    signal tmp: integer range 0 to 7;
    begin
        cnt: process (clk)
            begin
                if (clk'event and clk = '1') then
                    tmp <= tmp + 1;
                end if;
            end process cnt;
            num <= tmp;
    end num3_integer;

```

În exemplul anterior, pentru semnalul num, care este de tip integer, se utilizează operatorul de adunare. Majoritatea utilităților de sinteză permit această utilizare, convertind tipul integer la tipul bit_vector sau std_logic_vector.

Utilizarea tipului integer pentru porturi pune însă unele probleme:

- 1) Pentru a utiliza valoarea num într-o altă porțiune a proiectului pentru care interfața are porturi de tip std_logic, trebuie efectuată o conversie de tip.
- 2) Vectorii aplicați în timpul simulării codului sursă nu pot fi utilizați pentru simularea modelului generat în urma sintezei. Pentru codul sursă, vectorii trebuie să fie valori întregi. Modelul generat în urma sintezei necesită vectori de tip std_logic.

Deoarece operatorul nativ + al limbajului VHDL nu este definit pentru tipurile bit sau std_logic, acest operator trebuie redefinit înainte de adunarea operanzilor care au aceste tipuri. Standardul IEEE 1076.3 definește funcții pentru redefinirea operatorului + pentru următoarele perechi de operanzi: (unsigned, unsigned), (unsigned, integer), (signed, signed) și (signed, integer). Aceste funcții sunt definite în pachetul numeric_std al standardului 1076.3.

În următorul exemplu se utilizează tipul unsigned pentru ieșirea numărătorului.

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity num3 is
    port (clk: in std_logic;
        num: out unsigned (2 downto 0));
end num3;
architecture num3_unsigned of num3 is
    signal tmp: unsigned (2 downto 0);
    begin
        cnt: process (clk)
            begin
                if (clk'event and clk = '1') then
                    tmp <= tmp + 1;
            end process cnt;

```

```

    end if;
  end process cnt;
  num <= tmp;
end num3_unsigned;

```

De obicei, utilitarele de sinteză pun la dispoziție pachete suplimentare care redefinesc operatorii pentru tipul `std_logic`. Deși acestea nu sunt pachete standard, ele se utilizează adesea de către proiectanți, deoarece permit operații aritmetice și relaționale cu tipul `std_logic`, din acest punct de vedere fiind chiar mai utile decât pachetul `numeric_std`. De asemenea, aceste pachete nu necesită utilizarea a două tipuri suplimentare (`signed`, `unsigned`) în plus față de tipul `std_logic_vector` și nici a funcțiilor necesare conversiei între aceste tipuri. La utilizarea unuia din aceste pachete pentru operațiile aritmetice, utilitarul de sinteză va utiliza pentru tipul `std_logic_vector` o reprezentare fără semn sau una cu semn (în complement față de 2) și va genera componentele aritmetice corespunzătoare.

În următorul exemplu se prezintă descrierea modificată a numărătorului din exemplele precedente pentru a se utiliza pachetul `std_logic_unsigned` și tipul `std_logic_vector` pentru ieșirea numărătorului.

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity num3 is
  port (clk: in std_logic;
        num: out std_logic_vector (2 downto 0));
end num3;
architecture num3_std_logic of num3 is
  signal tmp: std_logic_vector (2 downto 0);
  begin
    cnt: process (clk)
      begin
        if (clk'event and clk = '1') then
          tmp <= tmp + 1;
        end if;
      end process cnt;
      num <= tmp;
end num3_std_logic;

```

Numărător de 8 biți cu semnale asincrone de resetare și setare.

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity num8 is
  port (clk: in std_logic;
        rst, set: in std_logic;

```

```

    en, load: in std_logic;
    data: in std_logic_vector (7 downto 0);
    num: out std_logic_vector (7 downto 0));
end num8;
architecture arh_num8 of num8 is
    signal tmp: std_logic_vector (7 downto 0);
    begin
        cnt: process (rst, set, clk)
            begin
                if (rst = '1') then
                    tmp <= (others => '0');
                elsif (set = '1') then
                    tmp <= (others => '1');
                elsif (clk'event and clk = '1') then
                    if (load = '1') then
                        tmp <= data;
                    elsif (en = '1') then
                        tmp <= tmp + 1;
                    end if;
                end if;
            end process cnt;
            num <= tmp;
        end arh_num8;

```

Majoritatea circuitelor programabile dispun de ieșiri cu trei stări sau semnale bidirecționale de I/E. În plus, anumite circuite dispun de buffere interne cu trei stări. Un semnal cu trei stări poate avea valorile '0', '1' și 'Z', toate acestea fiind permise de tipul `std_logic`.

Descrierea modificată a numărătorului din exemplul precedent pentru a utiliza ieșiri cu trei stări. Acest numărător nu dispune de un semnal de setare asincronă.

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity num8 is
    port (clk, rst: in std_logic;
          en, load: in std_logic;
          oe: in std_logic;
          data: in std_logic_vector (7 downto 0);
          num: out std_logic_vector (7 downto 0));
end num8;
architecture arh_num8 of num8 is
    signal tmp: std_logic_vector (7 downto 0);
    begin
        cnt: process (rst, clk)


```

```

begin
  if (rst = '1') then
    tmp <= (others => '0');
  elsif rising_edge (clk) then
    if (load = '1') then
      tmp <= data;
    elsif (en = '1') then
      tmp <= tmp + 1;
    end if;
  end if;
end process cnt;
oep: process (oe, tmp)
  begin
    if (oe = '0') then
      num <= (others => 'Z');
    else
      num <= tmp;
    end if;
  end process oep;
end arh_num8;

```

În această descriere se utilizează un semnal suplimentar oe pentru controlul ieșirilor cu trei stări. Procesul etichetat cu oep descrie ieșirile cu trei stări ale număratorului. Dacă semnalul oe nu este activat, ieșirile sunt trecute în starea de înaltă impedanță. Descrierea procesului oep este în concordanță cu funcționarea unui buffer cu trei stări:



Proiectarea automatelor de stare cu VHDL


În domeniul circuitelor digitale, în majoritatea cazurilor, proiectanții trebuie să proiecteze circuite care efectuează anumite secvențe specifice de operații, de exemplu, controlere utilizate pentru comanda funcționării altor circuite. Automatele de stare reprezintă o metodă foarte eficientă pentru modelarea circuitelor secvențiale. Prin modelarea automatelor de stare într-un limbaj de descriere hardware și utilizarea programelor de sinteză proiectanții se pot concentra doar asupra modelării secvenței dorite de operații fără a-și pune probleme în privința implementării circuitului. Această operație este lăsată programelor de sinteză.

Un automat de stare este un circuit secvențial cu mai multe stări interne. În comparație cu circuitele secvențiale obișnuite (numărătoare, regiștri), tranzițiile dintr-o stare în alta și secvența de evenimente este mult mai complicată. Deși diagrama bloc de bază a unui automat de stare este similară cu cea a unui circuit secvențial obișnuit, procedura de proiectare este diferită. Astfel, modelul unui automat de stare se construiește plecând de la un model mult mai abstract, cum ar fi o diagramă de stări, care descrie în format grafic interacțiunile și tranzițiile dintre stările interne.


Formal, un automat de stare este specificat de 5 elemente: stările simbolice, semnalele de intrare, semnalele de ieșire, funcția pentru stabilirea stării următoare și funcția pentru stabilirea valorilor de la ieșire.

După tipul funcției pentru stabilirea valorilor de la ieșire, automatele de stare se împart în două categorii: *Mealy* și *Moore*.

În cazul automatelor Mealy, semnalele de ieșire depind atât de starea curentă, cât și de intrările prezente.



În cazul circuitelor secvențiale Moore, ieșirile sunt dependente numai de starea curentă, fără să depindă în mod direct de intrări.



Metoda Mealy permite implementarea unui anumit circuit printr-un număr minim de elemente de memorare (bistabile), însă eventualele variații necontrolate ale semnalelor de intrare se pot transmite semnalelor de ieșire. Proiectarea prin metoda Moore necesită mai multe elemente de memorare pentru același tip de comportament, dar funcționarea circuitului este mai sigură.

Implementarea in VHDL

Spre deosebire de alte limbaje de descriere hardware, VHDL nu este prevăzut cu elemente de limbaj speciale pentru modelarea automatelor de stare. De aceea, pentru descrierea funcțională a automatelor de stare se utilizează o simplă translatare a diagramei de stare în instrucțiuni *case* și *if*.

Particularități:

1. Tipul stărilor este definit de utilizator. De obicei se utilizează tipul enumerare.
TYPE *state_type* **IS** (idle, tap1, tap2, tap3, tap4);
2. Se folosesc semnale sau variabile interne în arhitectură pentru memorarea stărilor.
SIGNAL filter : *state_type*;
3. Pentru a determina tranziția în starea următoare se folosește instrucțiunea **case**.
4. Pentru a determina semnalele de ieșire se folosește fie un **proces** combinațional cu instrucțiunea **case**, fie **asignarea condițională** sau **selectivă** de semnal.

Pentru descrierea automatului de stare, se pot utiliza diferite stiluri de descriere:

1. Un singur proces
 - conține atât tranziția stărilor cât și funcțiile de ieșire;
2. Două procese
 - proces combinațional care conține logica stării următoare și logica de ieșire;
 - proces secvențial pentru actualizarea stării prezente, sincron cu semnalul de ceas;
3. Trei procese
 - proces combinațional care conține logica stării următoare ;
 - proces secvențial pentru actualizarea stării prezente, sincron cu semnalul de ceas;
 - proces combinațional care conține logica de ieșire;

Inițializare sincronă și asincronă

Orice automat de stare necesită o inițializare. Dacă aceasta nu este inclusă, semnalele și variabilele de tipul *std_logic* se vor afla în starea 'U' (neinițializat).

Vom analiza *inițializarea sincronă*. Considerăm că automatul de stare trece din orice stare în starea inițială când semnalul reset este egal cu 0.

```
state_machine : process (clk)
begin
  if (clk'EVENT AND clk = '1') then
    if (reset = '0') then
```



```

    state_vector <= idle;
  else
    -- condițiile de tranziție a stărilor
  end if;
end if;
end process state_machine;

```

Deoarece semnalul *reset* nu a fost inclus în lista de sensibilitate, doar semnalul *clk* va activa procesul. A doua condiție *if* va fi evaluată doar atunci când semnalul de ceas va trece din `0` în `1`. *State_vector* poate fi un semnal sau variabilă, care trece în starea *idle* atunci când semnalul reset este `0` pe frontul crescător al semnalului de ceas.

În cazul *inițializării asincrone* semnalul *reset* va fi inclus în lista de sensibilitate a procesului. Astfel procesul se va activa când unul dintre semnalele *clk* și *reset* se va modifica.

```

state_machine : process (clk, reset)
begin
  if (reset = '0') then          -- resetare asincronă pe `0`
    state_vector <= idle;        -- trecere în starea inițială
  elsif (clk'EVENT AND clk = '1') then -- sincron cu frontul pozitiv
    -- condițiile de tranziție a stărilor
  end if;
end process state_machine;

```


Semnalul *reset* are prioritate față de semnalul *clk*, deoarece instrucțiunile se evaluează în ordine succesivă, deci condiția de resetare este analizată prima.

Reprezentarea automatelor finite



Automatele finite pot fi reprezentate prin digrame de stare (sisteme simple) sau scheme bloc (sisteme complexe). Ambele reprezentări utilizează notații simbolice care arată tranziția dintre stări și valorile de la ieșire în dependență de anumite condiții.

Exemplu de diagramă de stare
pentru automatul Moore:


Exemplu de schemă bloc
(Automatul Moore):



Pentru automatul Mealy:



Pentru automatul Mealy:




Exemple de automate.

Să se efectueze sinteza unui detector de secvență. Detectorul generează la ieșire valoarea 1 logic doar atunci când la intrare este aplicată secvența 0110.

Automatul Mealy.

Diagrama de stare:




Codul VHDL pentru automatul Mealy descris cu 2 procese.

```

Library IEEE;
Use IEEE.std_logic_1164.all;
Entity mealy2 is
Port (CLK, rst,x: in std_logic;
      Z: out std_logic);
End entity mealy2;
Architecture Mealy2_arch of mealy2 is
Type State is (s0, s1, s2, s3);
Signal cs, ns: state;
Begin
Secv: process (CLK, rst) is
begin
If (rising_edge(clk)) then
If (rst='1') then cs<=s0; else cs<=ns;
end if;
end if;
end process secv;
com: process (cs, x) is
begin
z<='0';
case cs is
when s0 => if (x='0') then ns<=s1; else ns<=s0; end if;
when s1 => if (x='0') then ns<=s1; else ns<=s2; end if;
when s2 => if (x='0') then ns<=s1; else ns<=s3; end if;
when s3 => if (x='0') then ns<=s1; z<='1'; else ns<=s0; end if;
end case;
end process com;
end architecture Mealy2_arch;
  
```

Diagrama de stare pentru automatul Moore



Codul VHDL pentru automatul Moore descris cu 2 procese.

```

Library IEEE;
Use IEEE.std_logic_1164.all;
Entity moore2 is
Port (CLK, rst,x: in std_logic;
      Z: out std_logic);
End entity moore2;
Architecture moore2_arch of moore2 is
Type State is (s0, s1, s2, s3, s4);
Signal cs, ns: state;
Begin
Secv: process (CLK, rst) is
begin
If (rising_edge(clk)) then
If (rst='1') then cs<=s0; else cs<=ns;
end if;
end if;
end process secv;
com: process (cs, x) is
begin
z<='0';
case cs is
when s0 => if (x='0') then ns<=s1; else ns<=s0; end if;
when s1 => if (x='0') then ns<=s1; else ns<=s2; end if;
when s2 => if (x='0') then ns<=s1; else ns<=s3; end if;
when s3 => if (x='0') then ns<=s4; else ns<=s0; end if;
when s4 => z <='1'; ns <= s0;
end case;
end process com;
end architecture moore2_arch;
  
```

```

end case;
end process com;
end architecture Moore2_arch;

```

Codul VHDL pentru automatul Moore descris cu 3 procese.

```

Library IEEE;
Use IEEE.std_logic_1164.all;
Entity Moore3 is
Port (CLK, rst,x: in std_logic;
      Z: out std_logic);
End entity Moore3;
Architecture Moore3_arch of Moore3 is
Type State is (s0, s1, s2, s3, s4);
Signal cs, ns: state;
Begin
Secv: process (CLK) is
begin
If (rising_edge(clk)) then
If (rst='1') then cs<=s0; else cs<=ns;
end if;
end if;
end process secv;
com: process (cs, x) is
begin
case cs is
when s0 => if (x='0') then ns<=s1; else ns<=s0; end if;
when s1=> if (x='0') then ns<=s1; else ns<=s2; end if;
when s2 => if (x='0') then ns<=s1; else ns<=s3; end if;
when s3 => if (x='0') then ns<=s4; else ns<=s0; end if;
when s4 => ns <= s0;
end case;
end process com;
outputz: process (cs) is
begin
case cs is
when s0 | s1 | s2 | s3 => z<='0';
when s4 => z<='1';
end case;
end process outputz;
end architecture Moore3_arch;

```

Definirea și codificarea stărilor

În mod implicit majoritatea utilităților de sinteză folosesc codificarea automată a stărilor. Pot fi utilizate mai multe stiluri de codificare:


1. Codificare binară consecutivă.
2. Codificarea Gray.
3. Codificarea cu un bistabil pe stare.
4. Codificarea definită de utilizator.

Utilizatorul poate schimba această codificare folosind atribute predefinite sau direct în mediul de programare.

În Quartus II se utilizează atributul **syn_encoding**.

```
TYPE count_state is (zero, one, two, three);  
ATTRIBUTE syn_encoding          : STRING;  
ATTRIBUTE syn_encoding OF count_state : TYPE IS "11 01 10 00";  
SIGNAL present_state, next_state   : count_state;
```

Pentru a schimba codificarea în mediul de programare se accesează:
Assignments –Settings Analysis & Synthesis Settings –More Settings.



1. Codificare binară consecutivă (Sequential).

Avantajul: număr minim de bistabile ($\log_2 n$);

Dezavantajul: Funcții complexe de tranziție a stărilor; logică complicată de decodare a stării curente; mai multe bistabile în care pot schimba starea în același timp.

Să presupunem că avem un automat cu șase stări: idle, state1, state2, state3, state4, state5. Atunci codificarea stărilor va fi următoare:

idle	000
state1	001
state2	010
state3	011
state4	100
state5	101

2. Codul Gray.

Avantajul: Este cea mai sigură implementare, deoarece tranziția de la o stare la alta va fi determinată de schimbarea valorii unui singur bistabil, deci este exclusă apariția unor stări intermediare. Este important în special în cazul automatelor asincrone.

Dezavantaje: Funcții complexe de tranziție a stărilor; logică complicată de decodare a stării curente;

idle	000
state1	001
state2	011
state3	010
state4	110
state5	111

3. Codificarea cu un bistabil pe stare (one hot).

Tehnica de codificare cu un bistabil pe stare utilizează n bistabile pentru a reprezenta un automat cu n stări. Pentru fiecare stare există câte un bistabil, un singur bistabil fiind setat la un moment dat. Decodificarea stării prezente constă în simpla identificare a bistabilului care este setat. Tranziția dintr-o stare în alta constă în modificarea stării bistabilului corespunzător stării vechi din 1 în 0 și a stării bistabilului corespunzător stării noi din 0 în 1.

Avantajul principal al automatelor care utilizează codificarea cu un bistabil pe stare este că numărul de porți necesare pentru decodificarea informației de stare pentru ieșiri și pentru tranzițiile stărilor este cu mult mai redus decât numărul de porți necesare în cazul utilizării altor tehnici. Această diferență de complexitate crește pe măsură ce numărul de stări devine mai mare.

idle	000001
state1	000010
state2	000100
state3	001000
state4	010000
state5	100000

În funcție de arhitectura circuitului utilizat pentru implementare, un automat de stare care utilizează codificarea cu un bistabil pe stare poate necesita o cantitate semnificativ mai redusă de resurse pentru implementare decât un automat care

utilizează alte metode de codificare. De asemenea, logica stării următoare necesită, de obicei, un număr mai redus de nivele logice între registrele de stare, ceea ce permite o frecvență mai ridicată de funcționare. Codificarea cu un bistabil pe stare nu reprezintă însă soluția optimă în toate cazurile, în principal datorită faptului că necesită un număr mai mare de bistabile decât codificarea secvențială. În general, codificarea cu un bistabil pe stare este avantajoasă atunci când arhitectura circuitului programabil utilizat conține un număr relativ mare de bistabile și un număr relativ redus de porți logice între bistabile. De exemplu, această codificare este cea mai avantajoasă pentru automatele de stare implementate cu circuite FPGA, care conțin un număr mai mare de bistabile decât circuitele CPLD.

Toleranța la defecte a automatelor de stare

În practică, anumite hazarduri, zgomote sau combinații ilegale ale intrărilor pot determina modificarea stării unuia sau a mai multor bistabile, ceea ce poate avea ca efect tranziția automatului într-o stare ilegală.

Automatul poate rămâne definitiv în această stare ilegală, sau poate activa o combinație ilegală a ieșirilor, ceea ce poate cauza alte efecte nedorite. Automatele de stare pot fi proiectate astfel încât să fie tolerante la defecte prin adăugarea unei logici care să asigure ieșirea din stările ilegale.

Posibilități de proiectare a automatelor de stare sigure.

1. Utilizarea construcției **when others**.

when others => stare <= idle;

Prin specificarea tranziției din stările ilegale într-o stare cunoscută se va genera o logică suplimentară.

Există cazuri în care costul acestei soluții nu este justificat de necesitatea unui automat tolerant la defecte.

În aceste cazuri, se poate specifica în mod explicit faptul că tranziția dintr-o stare ilegală este o condiție indiferentă (deci, nu are importanță starea în care se efectuează tranziția dintr-o stare ilegală, deoarece nu este de așteptat ca automatul să treacă într-o asemenea stare).

În cazul codificării explicite, condițiile indiferente pot fi declarate sub forma:

when others => stare <= "---";

unde s-a presupus că semnalul stare este un vector de 3 biți.

Condiția **when others** poate fi necesară și atunci când toate stările automatului sunt descrise, deoarece tipul vectorului de stare este **std_logic_vector**, deci sunt 9 valori posibile, și nu doar valorile '1' sau '0'.

2. Suplimentarea numărului de stări până la o putere a lui 2.

type stare **is** (s0, s1, s2, nedefinit);

signal cs, ns: stare;

...

case cs **is**


```
...
when nedefinit => ns<=s0;
end case;

type stare is (s0, s1, s2, s3, s4, u1, u2, u3);
signal cs, ns: stare;

...
case cs is
...
when others => ns<=s0;
end case;
```